CMOS 标准单元结构,具有较低的静态功耗数据依赖性 发明领域 [0001] 本发明涉及新的 CMOS 结构,该结构降低了已处理数据与电路静态功耗之间的数据相关性。 单元设计尤其降低了静态功耗的数据依赖性,该数据依赖于通过将能量注入单极晶体管结构所占据的区域而引起的,例如通过电路的照明。 该方案属于电子和数字设计领域。 [0002] 静态功耗,尤其是电路照明引起的静态功耗,可以用来危害设备。 所提出的解决方案通过增加对使用它的设备的攻击的抵抗力来增强安全性。 复杂的 VLSI CMOS 电路由称为标准单元的基本元素构成。 所提供的解决方案允许实施标准 CMOS 单元的安全版本。 特别是,安全标准 CMOS 单元降低了感应静态功耗对安全单元数据输入状态的依赖性,并且对 CMOS 电路静态功耗的数据依赖性也有积极影响, 泄漏。 最先进的 [0003] 增强 VLSI CMOS 电路抵抗利用所谓的边信道攻击的物理攻击的现有解决方案,特别侧重于防止针对电路动态功耗和处理数据之间的依赖性的攻击。 保护 CMOS 电路的一种选择是实现恒定的、与数据无关的消耗。 为此,经常使用互补双轨逻辑来增加电路对称性。 例如,在文档 SPARS0, Jens 中描述了双轨逻辑; 弗伯,史蒂夫。 异步电路设计原理 - 系统视角。 克鲁沃学术 出版商,2002 年。使用双轨逻辑对称性的解决方案示例是 WDDL,Wave 动态差分逻辑,请参阅文档 US8947123B2。 HDRL、同类双轨逻辑、US8395408B2 是一种类似的解决方案,它基于具有互补输入的相同电路中互补值的相互平衡。 [0004] 尽管动态功耗代表了 CMOS 电路中更重要的数据相关侧通道,但最近的研究也已经确定了基于静态功耗数据依赖性的 CMOS 电路的脆弱性,例如在 MOOS、Thorben 中提到的; 莫拉迪,阿米尔; 里希特,巴斯蒂安。 静态功率侧通道分析 - 测量因素的调查。 IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2019,特别是照明引起的静态功耗,请参见 BELOHOUBEK,Jan; 费瑟,彼得; SCHMIDT, Jan. CMOS 照明披露处理数据。 在:2019 年第 22 届 Euromicro 数字系统设计 (DSD) 会议。 IEEE,2019 年。 381 -388。 [0005] 用于防止动态功率攻击的解决方案的缺点主要是由于无法消除制造差异以及互补结构的对称性不足,在所谓的 SecLib 中的静态 CMOS 逻辑中被消除,参见 GUILLEY,Sylvain , 等人 适用于安全硬件的 CMOS 结构。 在:欧洲会议和展览的程序设计、自动化和测试。 IEEE,2004 年。 1414-1415,其中使用具有高对称性和隐式同步的结构实现了静态 CMOS 电路功耗的显着对称性。 由于高度对称性,该解决方案还可以抵抗对 CMOS 电路静态功耗的攻击,但代价是标准单元的面积开销很大,这会增加设计的成本,并且还会对某些安全性产生负面影响 方面,如 BELOHOUBEK 中所述,1 月; 费瑟,彼得; SCHMIDT, Jan. CMOS 照明披露处理数据。 在:2019 年第 22 届 Euromicro 数字系统设计 (DSD) 会议。 IEEE,2019 年。 381 -388。 [0006] 提供针对静态和动态功耗攻击的内在保护的另一种方法是使用动态逻辑,例如多米诺逻辑, 描述于 KRAMBECK, R. H.; 李,查尔斯 M.; 法律,H.-FS。 带 CMOS 的高速紧凑型电路。 IEEE Journal of Solid-State Circuits, 1982, 17.3: 614-619,可用于构建双轨逻辑。 多米诺逻辑中的 PMOS 块仅由一个由时钟信号控制而非输入信号控制的晶体管组成,这显着降低了单元功耗对处理数据的依赖性。 另一方面,动态逻辑的设计需要改变标准的设计风格。 缺点还可能是必须在整个组合逻辑中分配时钟信号。 [0007] 非常规或专用数字设计方法也采用影响静态功耗甚至照明引起的静态功耗的 CMOS 结构。 串联晶体管广泛用于断开未使用的电路部分,旨在最小化静态功耗可能会影响电路静态功耗的数据依赖性。 然而,设计和优化类似的结构是为了最小化静态功耗,而不是为了减少数据依赖性。 例如,在 US 2002141234 中描述的方法中采用串行外部控制的 PMOS 晶体管。在 US 2002141234 中描述的另一个示例是两个反相器的串联布置。 这些反相器针对速度和/或驱动电流进行了优化,而数据相关性的降低可能是一个副作用。 数据相关性的降低是由于两个反相器的任何串联都代表一个以互补值运行的结构。 尽管作为副作用可能会降低数据依赖性,但这并不能保证,因为优化过程不考虑平衡结构和平衡结构之间的大小比。 [0008] 此外,标准对称化方法可用于降低静态电流的数据依赖性。 执行一组 CMOS 晶体管的对称化,以便对于电源轨和 CMOS 单元的输出之间的每组晶体管,所有串联晶体管互连都被复制,并且功能相同的块中的晶体管被​​置换,同时保留功能。 执行此操作是为了在生成的示意图中表示所有排列。 同时,尺寸 晶体管可以减少到排列数给定的比率。 所描述的晶体管组对称化方法消除了 CMOS 电路输入变量排列的消耗差异,例如 01 和 10,这样消耗变得独立于排列并且仅取决于汉明权重 输入向量。 [0009] 光检测器在 CMOS 电路中用作关键的侵入式光攻击对策。 检测器通常设计为触发系统级警报,激活附加程序作为反应性对策。 这种光传感器通常设计用于保护芯片的大面积区域,在遇到任何不利照明时它应该触发警报。 US 2013200371 中描述了一种基于传统 PNP 结构的简单传感器。 [0010] 上述现有解决方案以面积和延迟的大量增加为代价,不足以提供静态或光致静态​​功耗的平衡,或者需要改变集成电路设计范例,即过渡到动态逻辑中的实现。 电路面积的显着增加从增加生产成本的方面来说是不利的,其次,也增加了电路功耗。 从照明攻击的角度来看,增加的面积也是不可接受的,因为它确实增加了电路的受保护部分及其保护或补偿部分的不均匀照明的可能性。 因此,增加的面积可能会降低补偿效率并抑制平衡光诱导数据相关光电流的能力。 发明概要 [0011]根据所提出的解决方案,上述缺点被降低静态CMOS电路的静态功耗的数据依赖性的电路结构所抑制。 该电路的设计使受保护的静态 CMOS 电路模仿小型恒流源的功能和/或使用互补逻辑值在电路的不同部分感应互补电流。 [0012] 受保护的静态 CMOS 电路由 PMOS 和 NMOS 块的标准连接组成。 PMOS 块连接在连接到电源轨的虚拟电源节点和输出之间。 NMOS 块连接在连接到地轨的虚拟接地节点和输出之间。 新解决方案的总结是,根据所需的保护级别和原始 CMOS 单元的结构选择以下变体中的至少一种或这些变体的任意组合来补充已知电路。 [0013] 一种变型是,在静态CMOS电路的输出端连接第一个平衡反相器的输出,平衡反相器的输出就是整个电路的输出。 [0014] 在另一个变体中,虚拟电源节点通过串联 P 型晶体管连接到电源轨,漏极连接到虚拟电源节点,源极连接到电源轨,栅极端接地 轨。 [0015] 在另一种可能的方案中,虚拟地节点通过串联的N型晶体管连接到地轨,漏极连接到虚拟地节点,源极连接到地轨,栅极端连接到 供应轨。 [0016] 在另一个变体中,虚拟电源节点连接到互补 P 型晶体管的源极,漏极连接到输出,栅极连接到电源轨,和/或互补 N 型晶体管的源极 连接到虚拟接地节点,漏极连接到输出,栅极连接到地轨。 [0017] 可以进一步修改基本连接,以便串联 N 型晶体管的栅极端子与电源轨的连接和/或互补 P 型晶体管的栅极端子与电源轨的连接通过连接 光敏反相器的输出。 这个反相器由一个P型晶体管组成,P型晶体管的源极连接到电源轨,它的漏极通过节点连接到N型晶体管的漏极,N型晶体管的源极是 连接到 地轨。 P型晶体管和N型晶体管的栅极都连接到地轨。 公共端为第一控制信号的输出端,连接N型串联晶体管的栅极和互补P型晶体管的栅极。 连同上述修改,但也可以不进行修改,当从光敏反相器输出第一控制信号时,将反相器的输入与第二控制信号的输出相连。 串联P型晶体管的栅极连接,和/或N型互补晶体管的栅极与地轨的连接是通过连接到第二控制信号的输出来实现的。 该输出连接到 P 型串联晶体管的栅极和/或 N 型互补晶体管的栅极。 [0018] 另一种改进也是可能的,其中第二平衡反相器的输入连接到第一平衡反相器的输出。 第二平衡反相器的输出是标准电池的负输出并且也连接到反馈反相器,其输出连接到第一平衡反相器的输出。 该反馈反相器被实现为相对于第一平衡反相器的弱反相器。 [0019]所提出的解决方案通过在静态 CMOS 单元架构级别部署新结构来消除现有解决方案的缺点。 该解决方案基于CMOS库中的标准单元结构,提供了CMOS电路的静态功耗和光致静态功耗的平衡,其代价是电路的面积增加和延迟比现有的要小得多 备择方案。 新结构旨在平衡由电路照明引起的静态功耗,而不会对静态功耗的数据依赖性产生负面影响,并结合增加电路对称性的标准方法,它们允许构建标准 CMOS 单元,具有显着的 减少静态消耗和照明引起的功耗对输入数据的数据依赖性。 [0020] 所提出的解决方案的优点是它减少了处理数据和电路静态功耗之间的数据依赖性,并且 特别是通过向具有单极晶体管结构的区域增加能量而引起的静态功耗,例如通过照亮静态 CMOS 电路,使用比最接近的已知解决方案 SecLib 小得多的区域。 所提出的解决方案增强了使用它的设备的安全性。 附图的简要说明 [0021] 安全标准 CMOS 单元的设计具有较低的数据依赖性,诱导静态功耗和对静态功耗的中性影响,泄漏,为了更清楚地描述分层描述。 图 1 说明了具有正输出的受保护标准 CMOS 单元的逻辑结构。 图 2a、2b 和 2c 说明了基本 CMOS 电路的内部连接选项。 图 3 显示了使用奇数个逆变器进行平衡的选项。图 4 说明了所提出解决方案的原理,其中新结构模仿了小电流源的行为。 图 5 是一个 AND CMOS 单元的示意图,其中包含一些提出的解决方案,从而形成一个安全的标准单元。 图 6a、6b 和 6c 显示了取决于输入数据、照明强度和 CMOS 单元的不同安全级别的静态、光致电流消耗的过程。 发明实施例 [0022] 安全 CMOS 标准单元由串联连接的静态 CMOS 电路 100 和第一平衡反相器 200 组成,图 1。整个电路实现了 n 个输入的逻辑函数,表示为 Io 到 l _n -i,其中 n 是自然数。 表示为 Y 的安全标准单元的输出 201 为正。 静态CMOS电路100是实现具有负输出101的逻辑功能的电路,为了更清楚在图中表示为输出O,并且具有n个输入Io到l _n -我。 静态CMOS电路100的输出101连接到第一平衡反相器200的输入,其输出201也是整个标准单元的输出。 [0023] 第一平衡反相器200被实现为标准CMOS反相器,其尺寸根据静态CMOS电路100优化,使得静态功耗的总和包括由照明引起的功耗 第一平衡反相器200和静态CMOS电路100的输入对于静态CMOS电路100输入的所有组合尽可能接近恒定。 [0024] 如果静态功耗的部分平衡足够并且需要标准电池的负输出,则可以省略第一平衡逆变器200。 如果省略第一平衡逆变器200,则整个标准电池的输出为负输出O 101 。 [0025]如果需要静态功耗的完全平衡,同时需要整个 CMOS 单元的负输出,可以使用具有奇数个反相器的简单电路,或者图 3 中的电路,其中 第一平衡反相器200的输出201连接到第二平衡反相器300的输入,其输出301表示为Y2,则表示安全单元的负输出。 同时,输出301是反馈反相器400的输入,其输出连接到第一平衡反相器200的输出201。 [0026] 反馈反相器400以标准方式实现,例如通过修改P和N沟道的宽度,与第一平衡反相器200相比弱。 [0027] 上述结构降低了静态功耗的数据依赖性,特别是 CMOS 电路的光感应数据相关光电流,因为反相器和具有负输出的 CMOS 电路的最终链接总是包含运行的 CMOS 电路对 与互补的输出。 在基本的 CMOS 电路中,电路的输出始终处于静态状态,对于任何输入组合,它都连接到电源或接地轨。 因此,对于形成 CMOS 电路的晶体管的每种配置,在输出与电源或接地轨的互连方面在链中存在互补,用于相互平衡静态功耗。 原则上,以平衡结构的尺寸增加以对应于平衡结构的尺寸的方式执行平衡。 [0028] 使用奇数个反相器进行平衡,从而创建具有负输出的互补逻辑函数,例如 AND -> NAND,可以使用反馈或显着增强线性链中选定的反相器。 由于需要保持平衡单元的高输入阻抗,因此有必要串联使用大于 1 的奇数反相器。 反馈逆变器允许以更均匀的方式平衡链中的逆变器负载。 [0029] 在采用反相器平衡的两种情况下,输出反相器,即第一平衡反相器200或第二平衡反相器300,还具有输出电压滤波器和下一级门的驱动器的作用。 因此可能不会显着减小输出反相器的尺寸。 可以通过修改反相器链内晶体管的尺寸来减小尺寸或优化延迟。 [0030] 静态CMOS电路100的内部结构包含图1和2所示的元件。 2a和/或2b和/或2c,即根据所需的保护级别和NMOS和PMOS块的结构,它们的全部或它们的各种组合。 静态CMOS电路100总是由连接在虚拟电源节点102和输出节点101之间的PMOS块104和连接在虚拟接地节点103和输出节点101之间的NMOS块105组成。 输出节点101是静态CMOS电路100的输出。 [0031] 通过模仿小恒流源的行为,在不增加 CMOS 电路 100 中静态消耗的数据依赖性的情况下,降低光诱导数据依赖性光电流的数据依赖性——参见图 4。 [0032] 模拟小型恒流源的行为分两步完成。 第一步是增加数据无关电阻分量,即串联一个静态电阻;第二步是减小数据相关电阻分量,即在数据相关电位器上并联一个低静态电阻。 在 CMOS 技术中,这是通过晶体管相对于 PMOS 或 NMOS 块的串联或并联连接来实现的。 [0033] 串联晶体管,即这里的串联 P 型晶体管 111 和串联 N 型晶体管 112,参见图 2a,用于模拟静态部分的行为 阻力。 并联晶体管,即这里的互补 P 型晶体管 121 和互补 N 型晶体管 122,参见图 2b,在受保护电路被照射的情况下应用,它们通过电导率的显着增加对其作出反应。 [0034] 添加的串联或并联互补晶体管的栅极可以优选地基于照明强度来控制,从而允许受保护电路的大范围照明强度的更好行为。 [0035] 虚拟电源节点102直接连接到电源轨,如图2b所示,或者使用图2a所示的方法通过串联P型晶体管111。 虚拟接地节点103或者直接连接到地轨,如图2b所示,或者使用图2a所示的方法通过串联N型晶体管112。 [0036] 图2a显示了串联晶体管111和112的可能连接。串联P型晶体管111,其源极S连接到电源轨,漏极D连接到虚拟电源节点102,并且栅极G的端子113连接到 接地轨或第二控制信号C2的输出134。 其源极S连接到地轨、漏极D连接到虚拟接地节点103和栅极G的端子114的串联N型晶体管112连接到电源轨或连接到第一控制信号C1的输出135。 [0037] 图2b示出并联互补晶体管121和122的可能连接。第一互补晶体管121是P型晶体管,其源极S连接到虚拟电源节点102,漏极D连接到输出O 101和端子123。 栅极G连接到电源轨或连接到公共节点135,公共节点135是第一控制信号C1的输出。 第二互补晶体管 122 是 N 型晶体管,其源极 S 连接到虚拟接地节点 103,漏极 D 连接到输出 O 101,栅极 G 的端子 124 连接到接地轨或连接到输出端 134 第二控制信号C2。 [0038] 图2c示出了控制电路的可能连接,其输出是第一控制信号C1和第二控制信号C2。 晶体管131和132组成光敏逆变器,输出135 第一控制信号C1。 第一晶体管131为P型晶体管,其源极S连接电源轨漏极D,驱动第一输出控制信号C1,栅极G连接接地轨。 第二晶体管132为N型晶体管,其源极S连接接地轨,漏极D驱动第一输出控制信号C1,栅极G连接接地轨。 第一控制信号C1的输出135连接到其上的标准CMOS反相器133通过其输出134驱动第二控制信号C2。 P型晶体管131使用标准方法构建,例如 沟道宽度修改,与 N 型晶体管 132 相比较弱。 [0039] 由于 N 型晶体管对光照更加敏感,因此结构对光照强度作出反应所需的行为是通过将 N 型晶体管与基极永久接地的单独连接或通过连接 N 型晶体管来实现的 与电导率显着降低的P型晶体管串联。 对于不希望对辐射强度变化作出反应的结构,互补的 N 型和 P 型晶体管以标准方式设计尺寸,以便实现 N 型和 P 型晶体管的相似导电性。 [0040] 如果第二控制信号 C2 的输出端 134 既没有连接到串联 P 型晶体管 111 也没有连接到互补 N 型晶体管 122,则反相器 133 被省略。如果第一控制信号 C1 的输出端 135 既没有连接到 串联的N型晶体管112和互补的P型晶体管121没有连接,并且没有连接到反相器133的输入端,同样省略了形成光照敏感反相器的晶体管131和132。 [0041]N型晶体管132用作光传感器,如果被保护的电路被照亮则其打开。 当至少提供阈值能量时,第一控制信号C1的值超过判定电平,其量由制造技术、沟道的尺寸和电导率以及P的漏极D和源极S的面积决定 -型晶体管131和N型晶体管132。类似地,如果互补N型晶体管122的栅极G的端子124连接到地轨, 此互补的 N 型晶体管 122 也作为单独的光传感器工作。 [0042] 如果P型晶体管111的栅极端G 113 连接到地轨,则P沟道的电导率和串联P型晶体管111的漏极D和源极S的端子面积必须是 调整使得该P型串联晶体管111有效地限制电源导体和输出101之间的电流,用于通过例如其照明提供给CMOS电路的最宽能量范围。 [0043] 如果串联N型晶体管112的栅极端G 114连接到电源轨,则必须调整其N沟道的电导率以及漏极D和源极S的端子面积,使得该N型 串联晶体管112有效地限制了接地导体和输出101之间的电流,用于通过例如其照明提供给CMOS电路的最宽能量范围。 [0044] 如果栅极端G 124连接到地轨,则必须调整互补N型晶体管122的N沟道的导电率以及漏极D和源极S的面积,以使其传导最大可能的感应电流 在虚拟接地节点 103 和输出端 101 之间,用于通过例如其照明提供给 CMOS 电路的最宽能量范围。 [0045] 图 5 显示了使用上述某些机制实现的受保护标准 CMOS 单元的示例。PMOS 和 NMOS 块可以是内部对称的。 [0046] 图 6a、6b 和 6c 显示了取决于 CMOS 单元不同安全级别的静态、光致电流消耗。 图 6a 显示了双输入 NAND CMOS 单元结构中的静态光感应电流与供应到该区域的能量密度的依赖关系,第一平衡反相器 200 位于输出端,对称的 PMOS 和 NMOS 块 CMOS 单元的对应于归一化正方形区域上的激光功率。 图 6b 显示了用附加串联 P 型晶体管 111 增强的相同 CMOS 单元的相同依赖性。图 6c 显示了相同的相同依赖性 如图6b所示的CMOS单元,该CMOS单元额外设置有对光照作出反应的控制电路,由P型晶体管131和N型晶体管132组成,控制N型串联晶体管112和P型并联晶体管 晶体管121。 这种结构如图 5 所示。 工业适用性 [0047] 所提出的解决方案具有良好的工业适用性,例如,在安全要求更高的 ASIC 设计中。 该解决方案特别适用于设计 CMOS 标准单元的受保护库,这些标准单元形成了用于实现 CMOS 电路的基本块。 平衡的 CMOS 库将提高使用它实现的任何设计的安全性。