【技术领域】 【0001】 与可构造的非冯·诺依曼电路相关的领域 【背景技术】 【0002】 可以创建的非 Neumann 类型电路包括 PLA、CPLD 和 FPGA。 【0003】 现有技术文献中的专利文献已经提出了允许制作电路并产生非冯·诺依曼电路的方法。 【0004】 [专利文献1]的图3显示了一种使用可编程的AND电路和OR电路从数字输入值建立数字输出值的方法,该设备被称为PLA,其中数字High为1且Low为0。 称为CPLD的电路的基本配置与PLA的基本配置相同,先是一个AND电路组合部分,然后是一个OR电路组合部分。 然而,由于AND电路组合部分是用于创建AND电路的电路配置,而OR电路组合部分是用于创建OR电路的电路配置,因此难以共享两个电路部分的电路配置,并且制造成本相应增加。 此外,当作为输入的组合的多个输入的地址不一致时,电路以离散位置原样创建,使得第三方难以查看创建的电路。 此外,没有将逻辑建立过程中的状态从电路传​​输到外部的功能。 【0005】 [专利文献 2] 的图 2B 显示了一种称为 FPGA 的电路,它使用选择器开关从数字输入值创建数据路径,从可编程 LUT 中选择数据,并建立数字输出值。提出了一种构建方法非冯·诺依曼电路。 然而,确定输出是1还是0的LUT数据的数量随着2的指数增加到输入数量N的N次方。 例如,如果输入数为 4,则所需的 LUT 数据数为 16,如果为 8,则为 256,如果为 10,则为 1024。 【0006】 [专利文献3]的图5中的梯形图语言被设计为使用作为冯诺依曼计算机的可编程逻辑控制器来执行。它是可以创建的虚拟非诺依曼型电路,并且是硬件电路。因此,出现扫描软件的扫描时间。 因此,需要高速微处理器来缩短扫描时间。 [现有技术文件] 【专利文献】 【0007】 【专利文献1】 日本专利申请公开号 52-137228(图 3) 【专利文献2】 PCT 公开号 2002-538652 的日文翻译(图 2B) [专利文献3] 日本专利申请公开号 4-216102(图 5) 【发明概要】 【发明要解决的问题】 【0008】 为数字输入部分的输入值的组合统一决定数字输出值的电路,允许第三方确认要与数字输入值进行比较的数字数据值和电路的配置以提供非冯·诺依曼型电路,可以创建和设置创建电路。 【0009】 此外,即使数字输入值的数量增加,要比较的数字数据的数量也不会呈指数增长,因为数字输出值是为数字输入值建立的。提供一种非冯诺依曼型电路能够设置的 【0010】 In addition, when selecting the exclusive OR to input the input value of the combination circuit of the digital input value, create a circuit that can combine the exclusive OR according to the combination of the digital input values ​​instead of disjointly and a non-可以为电路创建设置的冯诺依曼型电路。 【0011】 此外,当数字输入值的组合统一确定数字输出值时,使用发光二极管确认数字数据值与数字输入值的比较是 0 还是 1。非 Neumann 可以使电路制作简单,可将与数字输入值比较的数字数据值是0还是1的信息输出到外部,提供类型的电路。 【0012】 另外,当数字输入值的组合统一确定数字输出值时,对于数字输入值的组合的匹配条件设置,难以确定哪些部分不匹配。提供一种非诺伊曼型电路能够通过使用发光二极管容易地确认不匹配部分,将不匹配部分的信息输出到外部,并且能够创建电路和设置电路创建。 【0013】 此外,通过解密写入电路创建设置的存储器的内容,可以创建电路并确认非冯诺依曼型电路的内容。在输出值统一确定的电路中, 确认数字输入值的成立条件时, 电路设计者以外的人追加电路时, 以后进行改善时, 追加电路时确认 a 在哪里。 [解决问题的方法] 【0014】 图1所示的本发明具有用于输入数字值1或0的输入值的输入部分(1)和用于输出数字值1或0的输出值的输出部分(2)。 -Neumann 型电路,可以创建一个电路,该电路统一确定输入值的数字输出值。 【0015】 图1所示的电路有输入选择电路部分(3)和比较值选择电路部分(4),接着是异或电路部分(5),然后是或电路组合电路部分。这是一个可以使用 (6) 创建的非诺伊曼型电路,后跟 NOT 电路部分 (7),然后是输出 OR 电路部分 (8)。 【0016】 电源电压Vcc或正电压为1的数字值或1或开或高的信号,GND电势或0V为0的数字值或0或关或低的信号。 【0017】 另外,当表示选择了任意电路时,是指被选择的电路和连接到该电路的布线的数字值为1,信号为1,或者是导通或高电平。 【0018】 将描述图2所示的示例电路图。 注意,还参考了图1。 【0019】 注意,图2是作为易于理解说明的示例的电路图。 【0020】 从输入选择电路单元(3)中选择一个输入选择电路单元(9),从比较值选择电路单元(4)中选择比较值为1时的比较值选择电路单元(10)。一、从异或电路电路单元(5)中选择一个异或电路单元(12),从或电路组合电路单元(6)中选择一个或电路组合电路单元(12) 13)选择一个非门电路从NOT电路单元(7)中选择一个输出OR电路单元(14),从输出OR电路单元(8)中选择一个输出OR电路单元(15)。图10是作为非非电路单元的一个例子的电路图。诺依曼型电路能够创建相对于数字输入值统一确定数字输出值的电路并设置该电路创建。 接着,说明该电路的动作。 【0021】 从输入单元(208)向输入选择电路单元(9)的输入端(16)输入1或0的数字值。 【0022】 输入选择电路单元(9)的输出(17)输出数字值1或0。 【0023】 当比较值为1时,从比较值选择电路单元(10)的输出(18)输出数字值1。 【0024】 当比较值为1时,输入选择电路单元(9)的输出(17)和比较值选择电路单元(10)的输出(18)为异或电路单元(12)的两个输入。分别输入到(20、21)。 【0025】 输入选择电路单元(9)的输出端(17)与异或电路单元(12)一侧的输入端(20)相连。 【0026】 比较值为1时的比较值选择电路部(10)的输出端(18)与异或电路部(12)的剩余一侧的输入端(21)连接。 【0027】 如果从输入选择电路单元(9)向异或电路单元(12)输入数字值1,则异或电路单元(12)的输出(22)将为数字值0。输出. 【0028】 当从输入选择电路部(9)向异或电路部(12)输入数字值0时,异或电路部(12)的输出(22)成为数字值1的输出。 【0029】 异或电路单元(12)的输出端(22)连接到或电路组合电路单元(13)的输入端(23)。 【0030】 OR电路组合电路单元(12)的输出端(24)连接到NOT电路单元(14)的输入端(25)。 【0031】 当数字值1被输入到单个NOT电路(14)的输入端(25)时,单个NOT电路(14)的输出端(26)输出数字值0。 【0032】 当数字值0被输入到单个NOT电路(14)的输入端(22)时,单个NOT电路(14)的输出端(26)输出数字值1。 【0033】 NOT电路单元(14)的输出(26)连接到输出OR电路单元(15)的输入(27)。 【0034】 当输出或电路单元(15)的输入端(27)输入数字值1时,输出或电路单元(15)的输出端(28)输出数字值1,输出单元( 209) 输出数字值 1。 【0035】 当输出或电路单元(15)的输入端(27)输入数字值0时,输出或电路单元(15)的输出端(28)输出数字值0,输出单元( 209) 输出数字值 0。 【0036】 将描述图3中所示的电路配置的第二示例。 注意,还参考了图1。 【0037】 注意,图3是作为易于理解说明的示例的电路图。 【0038】 从输入选择电路单元(3)中选择三个输入选择电路单元(9),从比较值选择电路单元(4)中选择比较值为0时的比较值选择电路单元(11)。 1、选择两个比较值选择电路单元(10)当比较值为1时,从异或电路单元(5)中选择三个异或电路单元(12),再从异或电路单元(5)中选择三个或电路组合电路单元(13) OR电路组合电路单元(6),从NOT电路单元(7)中选择两个NOT电路单元(14),选择This is a circuit 其中从OR电路部分选择四个输出OR电路单元(15) (8). 【0039】 输入部分(1)中的第一输入选择电路单元(208)与三个输入选择电路单元(9)中的第一输入选择电路单元(9)被选择连接。 【0040】 当第一个比较值为1时的比较值选择电路单元(10)是从两个比较值为1时的比较值选择电路单元(10)中选择的,选择第一个输入端连接。电路单元(9)。 【0041】 第一异或电路单元(12)是从三个异或电路单元(12)中选出的,第一输入选择电路单元(9)与第一比较值为1时,连接比较值选择电路单元(10)。 【0042】 从三个或电路组合电路单元(13)中选出第一或电路组合电路单元(13),并与第一异或电路单元电路(12)相连。 【0043】 输入单元(1)中的第二输入单元(208)和三个输入选择电路单元(9)中的第二输入选择电路单元(9)被选择连接。 【0044】 比较值选择电路单元(11)在一个比较值为0时被选择,并与第二输入选择电路单元(9)相连。 【0045】 第二异或电路单元(12)选自三个异或电路单元(12)、第二输入选择电路单元(9)、第一比较值选择电路单元(11),当该值为 0。 【0046】 从三个或电路组合电路单元(13)中选择第二或电路组合电路单元(13)连接到第二异或电路单元电路(12)。 【0047】 选择并连接输入部分(1)中的第三输入选择电路单元(208)和三个输入选择电路单元(9)中的第三输入选择电路单元(9)。 【0048】 第二个比较值为1时的单个比较值选择电路(10)是从两个比较值为1时的单个比较值选择电路(10)中选择的,选择第三个输入端连接。电路单元(9)。 【0049】 第三异或电路单元(12)是从三个异或电路单元(12)中选出的,第三输入选择电路单元(9),第二比较值为1时,接比较值选择电路单元(10)。 【0050】 第三或电路组合电路单元(13)是从三个或电路组合电路单元(13)中选取的,与第三异或电路单元(12)连接。 【0051】 在或电路组合电路部分(6)中,第一或电路组合电路单元(13)和第二或电路组合电路单元(13)被选择并连接为或电路。 【0052】 从作为或电路的第一和第二或电路组合电路单元(13)和输出或电路部分(8)中的四个输出或电路单元(15)中,选择并连接两个单输出或电路(15) . 【0053】 从第三或电路组合电路单元(18)和输出或电路单元(8)中的四个输出或电路单元(15)中选择并连接其余两个输出或电路单元(15)。 【0054】 两个输出或电路单元(15)中的第一输出或电路与第一和第二或电路组合电路单元(13)连接形成或电路,选择第一输出或电路单体(15)连接为输出或电路部分(8)中的或电路,从输出部分(2)中选择并连接单路输出(209)。 【0055】 两个输出或电路单元(15)中的第二输出或电路与第一和第二或电路组合电路单元(13)连接构成或电路,选择第二输出或电路单体(15)连接为输出或电路部分(8)中的或电路,从输出部分(2)中选择并连接单路输出(209)。 【0056】 如图4和22所示,从异或选择设置电路输出(29)连接的接线(30)、输入异或选择接线(31)和比较值异或选择接线(32)和或对电路组合异或选择配线(33)进行说明。 【0057】 图4和22是为了便于理解而举例的电路图。 【0058】 与异或选择设定电路的输出端(29)连接的配线(30)与分支分配用的配线部(34)连接。 【0059】 在对异或选择设定电路的输出配线进行分支分配的配线部(34)中,连接输入用异或选择配线(31)和比较值用异或选择配线(32)。连接 OR 电路组合的 OR 选择接线 (33)。 【0060】 在对异或选择设定电路的输出进行分路配线的配线部(34)中,分路配线的接点(35)与呈格状排列的单输入选择电路(9)连接.、OR电路组合选择电路单独(13)、比较值选择电路单独(11)时,垂直排列的数字值为0,垂直排列的数字值为1,如图4的电路图所示,分支和分布式接线连接 (35 )它已经成为。 【0061】 在纵横格状排列的所有输入选择电路单元(9)中,一根输入异或选择线(31)与水平方向一排的所有单输入选择电路(9)相连. 【0062】 数字值为0时的比较值选择电路单元(11)和数字值为1时的比较值选择电路单元(10)一一横向连接。两个比较值选择电路并联,单路比较数字值为0时的值选择电路(11)和数字值为1时的单个比较值选择电路(10),多个在垂直方向排列。 多个比较值异或选择线路(32)中的一个比较值异或选择线路(32)与多个比较值选择电路中的一组比较值选择电路一一对应连接. 【0063】 在纵横向呈格子状排列的所有OR电路组合选择电路单体(13)中,OR电路组合专用OR选择接线(33)和水平方向格子中所有列的OR一列水平方向的电路组合选择电路单元(13)相连。 【0064】 在异或选择设置电路部分(36)的输出(29)的多条水平布线中,输入异或选择布线(31)和比较值异或选择布线(32)和或电路组合异或选择接线(33)被接线以便从顶部选择相同的顺序。 【0065】 异或选择设置电路部分(36)的输出(29)顶部的第一个接线通过接线连接(35)从水平方向排列的三个接线中分支和分配,第一个输入异或选择连接从上数第一比较值异或选择配线(32)和从上数第一或电路组合异逻辑A和选择配线(33)。 【0066】 异或选择设定电路部(36)的输出端(29)的从上数第二条接线分支分布于接线部(34)。三条接线中,从上数第二条为异或选择输入(31)的接线,从上数第二个为比较值异或选择接线(32),从上数第二个或电路组合异或选择接线(33)连接。 【0067】 在对异或选择设定电路(36)的输出(29)的从上数第3个布线进行分支布线的布线部(34)中,分支布线的连接(35)在主接线中,从上数第三个输入异或选择接线(31),从上数第三个比较值异或选择接线(32),从上数第三个异或选择接线(33) ) 对于第一个 OR 电路组合被连接。 【0068】 另外,输入选择电路单元(9)的输出端(17)接异或电路单元(12)的两个输入端的一侧,其余两个输入端接数字值0。连接数字值为1时的比较值选择电路单独(11)的输出(18)或数字值为1时的比较值选择电路单独(10)的输出(18),异或运算的输出(22)单独电路(12)与或电路组合选择电路单元(13)的输入端(23)相连。 由此,在异或选择设定电路部(36)中,输入选择电路部(9)、比较值为0时的比较值选择电路部(11)、比较值为1时的比较值确定并选择单个比较值选择电路(10)和单个或电路组合选择电路(13)。 即,异或选择电路(36)在比较值为0时只选择输入选择电路(9)和比较值选择电路(11),在比较值为1时选择比较值。通过电路单元(10)和或电路组合选择电路单元(13)间接选择任意异或电路单元(12)。 【0069】 在图4和图22中,异或选择设定电路的输出(29)个数为3个,但异或选择设定电路的输出(29)个数可以是任意的,例如64个或512个。 随之,格状输入选择电路单元(9)和OR电路组合选择电路单元(13)的个数可以是任意的,例如纵向64个,横向64个。横向512个,横向512个。也可以接受。 数字值为1时的比较值选择电路单元(10)或数字值为0时的比较值选择电路单元(11)和异或电路单元(12)的个数可以是任意的。在任何方向上都是 64 或 512。 【0070】 将参考图2描述公共电路配置。 【0071】 电路单元(4)中,比较值为1时的比较值选择电路单元(10)、比较值为0时的比较值选择电路单元(11)、输出或电路单元(15)中的或电路组合单元(6)1和输出或电路单元(15)具有共同的基本电路结构。 【0072】 需要注意的是,当比较值为0时,比较值选择电路单元(4)中的比较值选择电路单元(11)与图1所示的普通电路结构部分不同,没有MOSFET(58),只有配线,使数字值始终为 0。 当比较值为1时,比较值选择电路单独(10)与仅图1所示的普通电路配置部分不同,并且始终输出数字值1。 【0073】 另外,OR电路组合部(6)中的单一OR电路组合电路(13)与图1所示的通常的电路构成有一部分不同,增加了MOSFET(113)的输出用布线。 【0074】 从图5和图7,将说明电路的创建和电路创建的设置。 首先,在连接来自第一电路设置的输出(51)和选择电路部分(37)的布线(38)处,来自在第一电路设置中选择的输出(51)的数字值为1时,输出在排列成格子状的所有选择电路部(39)中,输出与通过第1电路设定选择的输出(51)的布线(38)连接的纵线。所有选择电路部(39)的MOSFET(42)在一行中被选中。 【0075】 接下来,在连接来自第二不同电路设置的输出(52)和选择电路部分(37)的布线(41)处,输出(52)输出数字值1,输出(52)布线(41)在水平方向的一行中的所有选择电路单元(39)中被选择。 【0076】 结果,在选择电路部分(37)中呈格子状排列的所有选择电路单元(39)中,只有一个选择电路单元(39)是垂直方向的一行和垂直方向的一行。水平方向相交,选中。 【0077】 也就是说,MOSFET(40)和MOSFET(42)仅在所有选择电路单元(39)中的一个选择电路单元(39)中导通。 此外,选择电路单元39的除选择电路单元39之外的一侧或两侧的MOSFET 40和42截止。 【0078】 即,选择电路部(37)内的栅格状排列的全部选择电路部(39)中,只有一个的MOSFET(40)和MOSFET(42)同时导通。 【0079】 MOSFET(40)的漏极连接到Vcc,MOSFET(40)和MOSFET(42)为AND连接,保持电路(43)有一个设置输入端(44)。 【0080】 由于MOSFET(40)和(42)被AND连接并且两个MOSFET都导通,所以数字值1被输入到电路选择保持电路(43)的设定输入(44)。 【0081】 单选电路(39)中的电路选择保持电路(43)的设定输入(44)输入数字值1或1或ON的信号时,电路选择保持电路(43)的输出(45)电路(43)导通,与电路选择保持电路(43)的输出(45)连接的MOSFET(46)导通。 【0082】 选路保持电路(43)的输出端(45)所连接的MOSFET(46)导通后,选路保持电路(43)的设定输入端(44)输入的数字值或信号为0或者即使断开,电路选择保持电路(43)的输出(45)和连接到输出(45)的MOSFET(46)的导通状态也被保持。 【0083】 电路选择保持电路(43)为RS触发器电路,当设置输入端(44)输入Vcc或数字值为1时,电路选择输出端(45)的数字值为1保持电路 (43) 被保持。 从连接复位电路的输出端(205)和电路选择保持电路(43)的复位输入端(47)的布线(48)向电路选择保持电路(43)的复位输入端(47)施加Vcc )或者,当输入数字值1时,电路选择保持电路(43)的输出(45)的数字值变为0。 【0084】 另外,如图6所示,也可以将电路选择保持电路(43)变更为作为闪存技术的浮栅型MOSFET(49)。 即使用于向浮动栅极MOSFET(49)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(49)的输出的数字值1也被保持。 布线(50)连接到浮栅型MOSFET(49)的栅极侧,用于从浮栅提取电荷。 【0085】 综上所述,选择电路单元(37)中呈格子状排列的所有选择电路单元(39)中选择一个选择电路单元(39),被选择的选择电路单元(39)的数字值为1或1或ON的信号被输入到内部的电路选择保持电路(43)的设置输入(44),MOSFET(46)连接到电路选择保持电路(43)的输出(45)。 ) 打开。 【0086】 在具有图5所示的共同电路结构的单一选择电路(39)中,对电路制作及电路制作设定完成后的实际使用中的单一选择电路(39)的动作进行说明. 【0087】 将输出端(62)连接至选择电路单元(39)和选择电路单元(39)的输入端(56),向选择电路单元(39)的输入端(56)输入数字值1或0( 39).接线(57)被连接。 【0088】 当数字值1被输入到选择电路单元(39)的输入端(56)时,由布线(57)连接的选择电路单元(39)的MOSFET(58)导通。 【0089】 Vcc从连接到Vcc的布线(60)提供给MOSFET(58)的漏极侧。 【0090】 MOSFET 58导通并且MOSFET 58的源极侧被供应有Vcc。 也就是说,MOSFET(58)的源极侧变为数字值 1。 【0091】 MOSFET (58) 和 MOSFET (46) 是与连接的。 MOSFET(46)与电路选择保持电路(43)的输出(45)连接而导通。 【0092】 因此,与 MOSFET (58) 的源极侧相与连接的 MOSFET (46) 的漏极侧具有数字值 1。 【0093】 由于 MOSFET 46 导通,MOSFET 46 的源极侧将具有数字值 1。 【0094】 MOSFET(46)的源极侧和选择电路部(39)的输出(59)通过布线(61)连接。 【0095】 MOSFET (46) 的源极侧的数字值为 1。 【0096】 结果,选择电路单元(39)的输出(59)变为数字值1。 【0097】 总而言之,关于选择电路单元(39)在实际使用中的操作,当数字值1是输入选择电路单元(39)的输入(39)的输出时,选择电路单元的输出(39) ) 是 (59) 变为数字值 1。 【0098】 接下来,将描述数字值0被输入到单一选择电路(39)的输入端(56)的情况。 【0099】 将输出端(62)连接至选择电路单元(39)和选择电路单元(39)的输入端(56),向选择电路单元(39)的输入端(56)输入数字值1或0( 39).接线(57)被连接。 【0100】 当数字值0输入到单选电路(39)的输入端(56)时,连接到单选电路(39)的输入端(56)的MOSFET(58)截止。 【0101】 Vcc从连接到Vcc的布线(60)提供给MOSFET(58)的漏极侧。 【0102】 由于 MOSFET (58) 关闭,Vcc 不提供给 MOSFET (58) 的源极侧。 即变为数字值 0。 【0103】 MOSFET (58) 和 MOSFET (46) 是与连接的。 MOSFET(46)与电路选择保持电路(43)的输出(45)连接而导通。 【0104】 由于 MOSFET (58) 的源极侧的数字值为 0,因此与 MOSFET (58) 的源极侧连接的 MOSFET (46) 的漏极侧的数字值为 0。 【0105】 MOSFET 46导通,但MOSFET 46的源极侧是数字0,因为MOSFET 46的漏极侧是数字0。 即,当数字值0被输入到选择电路单元(39)的输入端(56)时,选择电路单元(39)的输出端(59)变为数字值0。 【0106】 作为图7的例子,在选择电路部中,在纵方向3列、横方向3列呈格子状排列的所有单个选择电路(39)中的横3列的布线(38) (37)、图中显示了一个选择电路单元(55)被垂直三列布线(41)中的从上数第二个布线(53)和从左数第二个布线(54)选择。 选择电路部分37中在垂直方向和水平方向上呈格子状排列的所有选择电路单元39在垂直方向和水平方向上的列数可以是任意的。列数可以是64列。水平方向,或垂直方向为 512,水平方向为 512。 【0107】 在选择电路部分(37)中的所有选择电路单体通过连接来自第一电路设置的输出(51)和选择电路部分(37)的布线(38)布置成网格图案。从(39)中,从上数第二横行的所有选择电路单元(39)输入数字值1。 【0108】 来自第二不同电路设置的输出(52)和连接选择电路部分(37)的布线(41)选择选择电路部分(37)中排列成网格图案的所有选择。输入数字值1对电路单元(39)中第二纵列的所有选择电路单元(39)。 【0109】 选择电路部分(37)中呈格子状排列的所有选择电路单元(39)由电路设置的输出(51)和第二独立选择电路的输出(52)共同选择。只有一个选择电路使用单元 (39)。 也就是说,只有一个单一的选择电路(55),如图3所示。 【0110】 单一选择电路(55)的电路图与图1所示的单一选择电路(39)相同。 【0111】 MOSFET(46)的源极侧和单一选择电路(55)的输出(59)通过布线(61)连接。 【0112】 综上所述,单选电路(39)在实际使用中的运作,当单选电路(55)的输入端(56)输入数字值0时,单选电路(39)的输出) 是 (59) 变为数字值 0。 【0113】 以上是对单一选择电路(39)的说明,是一般的电路结构。 【0114】 图8表示单输入选择电路(9)。 【0115】 参考图4、8、9、22和23,将描述在输入选择电路部分(3)中布置成网格图案的输入选择电路单元(9)。 【0116】 与异或选择设定电路部(36)的输出(29)连接的布线(30)与分支分配用的布线部(34)连接。逻辑和选择设定电路部(29)的输出(29) (36)与输入异逻辑和选择配线(31)连接(35)。 【0117】 从异或选择设定电路部(36)的输出(29)向输入异或选择配线(31)输出数字值1。 【0118】 输入选择电路部分(3)中排列成格子状的所有输入选择电路单元(9)连接到数字值设置为1的输入异或选择接线(31)。数字值1被输入到所有输入选择电路单元(9)在水平方向呈网格状排成一排。 【0119】 输入异或选择接线(31)与单输入选择电路(9)中的MOSFET(64)相连。 【0120】 其结果,输入了数字值1的输入选择电路部(3)的水平方向的1列的所有输入选择电路部(9)的MOSFET(64)导通。 【0121】 接着,输入选择设定电路部(65)的输出(66)和输入选择电路部(3)通过配线(67)连接。 【0122】 输入选择电路部(3)中排列成格子状的所有输入选择电路单元(9)从输入选择设定电路部(65)中选择的编号的输出(66)起的布线(67),网格中一竖行的所有输入选择电路单元(9)均输入数字值1。 【0123】 连接输入选择设定电路(65)的输出端(66)与输入选择电路(3)的配线(67)与输入选择电路部(9)中的MOSFET(68)连接。 【0124】 其结果,输入数字值1的输入选择电路部(3)的垂直方向的一列的所有输入选择电路部(9)的MOSFET(68)导通。 【0125】 一种输入选择电路单元,其中数字值1从输入选择电路单元(3)中排列成网格状的所有输入选择电路单元(9)中的输入异或选择接线(31)输入。 (64)将(3)中的一行中的所有输入选择电路单元(9)导通。 【0126】 另外,从连接输入选择设定电路(65)的输出(66)和输入选择电路(3)的布线(67),输入数字值1的单输入选择电路(9)垂直方向一列的所有输入选择电路单元(9)中的MOSFET(68)导通。 【0127】 在输入选择电路部(3)中呈格子状排列的所有输入选择电路单元(9)中,只有垂直方向的一行和水平方向的一行相交的输入选择电路单元(9)具有MOSFET (64). ) 和 MOSFET (68) 导通。 【0128】 即,在输入选择电路部(3)中呈格子状排列的全部输入选择电路部(9)中,MOSFET(64)和MOSFET(68)双方的单输入选择电路部(9) ) are turned on is selected. 9) 被选中。 【0129】 另外,除了MOSFET(64)和MOSFET(68)都导通的输入选择电路单元(9)之外的其余输入选择电路单元(9)连接到MOSFET(64)的一侧。和 MOSFET (68). ,或两者都关闭。 【0130】 即,在输入选择电路部(3)内呈格子状排列的所有输入选择电路部(9)中,只有使MOSFET(64)和MOSFET(68)导通的输入选择电路部(9) ) 同时被选中。完成。 【0131】 由于 MOSFET 64 的漏极侧连接到 Vcc 并且 MOSFET 64 导通,因此 MOSFET 64 的源极侧将处于 Vcc,即数字值 1。 【0132】 MOSFET(64)的源极侧和MOSFET(68)的漏极侧相连,MOSFET(64)和MOSFET(68)进行“与”运算,MOSFET(68)的源极侧设置为数字值1。变得。 【0133】 电路选择保持电路(69)的设定输入端(70)与MOSFET(68)的源极侧连接,数字值1被输入到电路选择保持电路(68)的设定输入端(70)。 69). 【0134】 严格地说,当MOSFET(64)和MOSFET(68)导通时,输入到设置输入(70)的电压比Vcc低了由于器件电阻引起的电压降。但是,作为数字电路的数字值是 1。 【0135】 当输入选择电路单元(9)中的电路选择保持电路(69)的设定输入端(70)输入数字值1或1或ON的信号时,电路选择保持电路(69)的输出端(71)保持电路(69)导通,与电路选择保持电路(69)的输出端(71)连接的MOSFET(72)导通。 【0136】 电路选择保持电路(69)的输出端(71)所连接的MOSFET(72)导通后,电路选择保持电路(69)的设定输入端(70)输入的数字值或信号为0或者,即使断开,电路选择保持电路(69)的输出(71)和与输出(71)连接的MOSFET(72)也维持导通状态。 【0137】 电路选择保持电路(69)为RS触发器电路,当Vcc或数字值1输入到设定输入端(70)时,电路选择输出端(71)的数字值为1保持电路 (69) 保持。 从连接复位电路的输出端(205)和电路选择保持电路(69)的复位输入端(47)的布线(48)向复位输入端(47)输入Vcc或数字值1。之后,电路选择保持电路(69)的输出(71)的数字值变为0,与电路选择保持电路(69)的输出(71)连接的MOSFET(72)截止。 图29所示的复位电路的电路结构由四部分组成:输入选择电路部分(3)、比较值选择电路部分(4)、或电路组合电路部分(6)、输出或电路组合(8) 电路部分的所有复位电路具有共同的电路结构。 【0138】 另外,也可以将电路选择保持电路(69)变更为作为闪存技术的浮栅型MOSFET(49)。 即使用于向浮动栅极MOSFET(49)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(49)的输出的数字值1也被保持。 浮栅型MOSFET(49)的栅极侧连接有用于去除浮栅电荷的布线(50)。 变更为图1所示的浮栅型MOSFET(49)的电路结构构成电路组合(8)的4个电路部的电路选择保持电路(69)全部具有共同的电路结构。 【0139】 综上所述,在输入选择电路部分(3)中呈格子状排列的所有输入选择电路单元(9)中,MOSFET(64)和MOSFET(68)均导通的单选电路(9)为被选择的输入选择电路部(9)中的电路选择保持电路(69)的输出(71)所连接的MOSFET(72)导通。 【0140】 使用图8和9,将说明从输入选择电路部分(3)中以网格图案布置的所有单输入选择电路(9)中选择的单输入选择电路(9)的操作。 【0141】 另外,与被选择的输入选择电路部(9)的电路选择保持电路(69)的输出(71)连接的MOSFET(72)导通。 【0142】 输入部分(1)中的单输入(208)和输入选择电路部分(3)中排列成网格图案的单输入选择电路(9)被接线(77)到输入(16)。 【0143】 当输入单元(1)中的输入单元(208)输出数字值1时,输入选择电路单元(3)中的输入选择电路单元(9)的输入端(16),数字值输入 1。 【0144】 输入选择电路单元(1)中的输入选择电路单元(208)是从输入选择电路单元(3)中呈格子状排列的所有输入选择电路单元(9)中选择的。当数字值为1时输入到9的输入(16)),输入选择是从输入选择电路部分(3)中排列成网格图案的所有输入选择电路单元(9)中进行的。MOSFET(78)连接到输入(电路单元(9)的16)接通。 【0145】 与电路选择保持电路(69)的输出端(71)连接的MOSFET(78)和MOSFET(72)为AND连接。 【0146】 Vcc通过连接Vcc和MOSFET(78)的漏极侧的布线(80)提供给MOSFET(78)的漏极侧。 此时,当MOSFET(78)导通时,MOSFET(78)的源极侧变为数字值1。 【0147】 由于MOSFET(78)的源极侧和MOSFET(72)的漏极侧通过AND电路连接,所以MOSFET(72)的漏极侧的数字值为1。 【0148】 与电路选择保持电路(69)的输出端(71)相连的MOSFET(72)导通,MOSFET(72)的漏极和源极侧导通,MOSFET(72)的源极侧导通。 connected. 变为数字值 1。 【0149】 MOSFET(72)的源极侧和输入选择电路部(9)的输出(17)通过输入选择电路部(9)的输出配线(79)连接。 【0150】 输入选择电路单元(9)的输出(17)变为数字值1。 【0151】 输入选择电路单元(9)的输出端(17)与异或电路单元(5)中异或电路单元(12)一侧的输入端(20)相连。 【0152】 接下来,将描述数字值0被输入到单输入选择电路(9)的输入(16)的情况。 【0153】 当数字值0输入到输入选择电路单元(9)的输入(16)时,连接到输入选择电路单元(9)的输入(16)的MOSFET(78)截止。 【0154】 与电路选择保持电路(69)的输出(71)连接并导通的MOSFET(78)和MOSFET(72)为AND连接。 【0155】 Vcc通过连接Vcc和MOSFET(78)的漏极侧的布线(80)提供给MOSFET(78)的漏极侧。 然而,由于 MOSFET 78 关闭,因此 MOSFET 78 的源极侧将具有数字值 0。 【0156】 由于MOSFET(78)的源极侧和MOSFET(72)的漏极侧通过AND电路连接,所以MOSFET(72)的漏极侧的数字值为0。 【0157】 与电路选择保持电路(69)的输出端(71)连接的MOSFET(72)导通,但MOSFET(72)的漏极侧的数字值为0,因此MOSFET(72)导通即使变为,MOSFET(72)的源极侧也变为数字值的0。 【0158】 MOSFET(72)的源极侧和输入选择电路部(9)的输出(17)通过输入选择电路部(9)的输出配线(79)连接。 【0159】 输入选择电路单元(9)的输出(17)变为数字值0。 【0160】 输入选择电路单元(9)的输出端(17)与异或电路单元(5)中异或电路单元(12)一侧的输入端(20)相连。 【0161】 作为图9中的示例,异或第二布线(75)从输入异或选择布线(31)的水平三行布线的顶部连接(35)到输入的输出(29)选择设定电路(63);在连接输入选择设定电路部分(65)的输出(66)和输入选择电路部分(3)的布线(67)中,从左边起第二个布线(76)三条垂直布线,表示选择了一个输入选择电路单元(9)。 【0162】 在输入选择电路部分(3)中,在纵横排列成格子状的所有输入选择电路单元(9)中,输入异或选择布线(31)的水平方向的所有输入选择电路单元(39 )在水平方向上的一排中连接到从三排电线的顶部的第二个电线(75)被选择。 【0163】 输入选择设定电路部(65)的输出(66)与连接输入选择电路部(3)的配线(67)、纵3条配线中从左起第2条配线(76)全部连接的输入选择电路选择垂直方向一列中的单元(9)。 【0164】 输入选择电路部(3)内呈格子状排列的所有输入选择电路单元(9)中的输入异或选择配线(31)中的一个输入异或选择MOSFET 单输入选择电路(9)具有(64) 和 MOSFET (68) 均处于开启状态。 【0165】 需要注意的是,输入选择电路部分(3)中在垂直和水平方向上布置成格子图案的单个输入选择电路(9)在垂直和水平方向上的列数可以是任意的,例如,64 in垂直方向,水平方向64行,或者垂直方向512行,水平方向512行。 图9所示的垂直方向三列和水平方向三列的电路仅仅是为了便于电路说明的示例。 图41作为一例表示了纵方向8列、横方向8列的电路。 【0166】 将参考图4、10、11、22和24描述比较值选择电路部分(4)。 【0167】 如图10所示,比较值为0时的单个比较值选择电路(11)和比较值为1时的单个比较值选择电路(10)水平连接。 【0168】 输出(29)和比较值异或选择配线(32)连接(35)。 【0169】 首先,数字值1被输出到从异或选择设置电路部分(36)的输出(29)中选择的比较值异或选择布线(32)。 【0170】 比较值为0时的单比较值选择电路(11)和比较值为1时的单比较值选择电路,连接到被选择的比较值异或选择接线(32)输入1的数字值(10). 【0171】 当比较值为0时,比较值异或选择配线(32)与比较值选择电路单元(11)中的MOSFET(73)相连。 【0172】 结果,当输入数字值1的比较值是0时,比较值选择电路单元(11)中的MOSFET(73)导通。 【0173】 MOSFET (73) 的漏极连接到 Vcc。 【0174】 当比较值为1时,比较值异或选择配线(32)与比较值选择电路单元(10)中的MOSFET(74)连接。 【0175】 结果,当输入数字值1的比较值为1时,比较值选择电路单元(10)中的MOSFET(74)导通。 【0176】 MOSFET (74) 的漏极连接到 Vcc。 【0177】 接着,对比较值选择设定电路部(81)的输出与比较值选择电路部(4)的连接进行说明。 【0178】 比较值选择设定电路部(81)的输出有两种。 【0179】 比较值选择设定电路部分(81)的第一个输出是当设定的比较值是数字值0时变为数字值1的输出(82)。 【0180】 比较值选择设定电路部(81)的第2输出是在设定的比较值是数字值1的情况下成为数字值1的输出(83)。 【0181】 比较值选择设定电路部(81)的输出有两种,比较值选择电路部(4)的连接线也有两种。 【0182】 第一配线是在比较值选择设定电路部(81)中设定的比较值是数字值0时输出数字值1的输出(82)和比较值选择电路。配线(84) )在部分(4)中当比较值为0时连接比较值选择电路单元(11)。 【0183】 第二布线是在比较值选择设定电路部(81)中设定的比较值是数字值1时输出数字值1的输出(83)和比较值选择电路布线(85) (4)中比较值为1时连接比较值选择电路单元(10)。 【0184】 首先,对比较值选择设定电路部(81)设定的比较值是数字值0的情况进行说明。 【0185】 设置在比较值选择电路部分(4)中的比较值为0时连接到比较值选择电路单元(11)的接线(84),用于垂直方向一列中的所有比较值direction.为0时接比较值选择电路单元(11)。 【0186】 当比较值选择设定电路部分(81)中设定的比较值是数字值0时,输出变成数字值1。输出(82)和布线(84)在垂直方向上形成一行.当比较值为0时,数字值1被输入所有的比较值选择电路(11)。 【0187】 当垂直方向的一列中的比较值为0时,比较值选择电路单元(11)中的所有MOSFET(86)导通。 【0188】 由于 MOSFET (86) 的漏极侧连接到 Vcc,因此 MOSFET (86) 的源极侧具有数字值 1。 【0189】 比较值选择电路部(11)中的MOSFET(86)的源极侧与比较值为0时的MOSFET(73)的漏极侧导通,MOSFET(86)与MOSFET(73)进行“与”运算。它连接时,MOSFET (73) 的源极侧变为数字值 1。 【0190】 MOSFET 73的源极侧与电路选择保持电路88的设定输入89连接,电路选择保持电路88的输出90导通。 【0191】 与电路选择保持电路(88)的输出端(90)连接的MOSFET(91)也导通。 【0192】 MOSFET(91)的漏极侧接GND电位(63),MOSFET(91)的源极侧在比较值为0时单独作为比较值选择电路的输出(19)。比较值为0,则比较值选择电路单元(11)的输出(19)变为0。 【0193】 比较值为0时的比较值选择电路单元(11)的输出(19)为异或电路单元(12)的两个输入的输入选择电路单元的输出(17)。其连接到异或电路单元(12)的剩余一侧输入(21)而不是要连接的一侧输入(20)。 【0194】 接着,对比较值选择设定电路部(81)设定的比较值是数字值1的情况进行说明。 【0195】 设置在比较值选择电路部分(4)中的比较值为1时连接比较值选择电路单元(10)的布线(85)选择垂直方向一列中的所有比较值。为1时与比较值选择电路单元(10)相连。 【0196】 当比较值选择设定电路部(81)中设定的比较值是数字值1时,输出成为数字值1。数字值1被输入到所有的比较值选择电路部(10 ) 当比较值为 1 时。 【0197】 当比较值为1时,垂直方向一列比较值选择电路单元(10)中的所有MOSFET(87)导通。 【0198】 另外,当比较值为1时,比较值异或选择配线(32)与比较值选择电路单元(10)中的MOSFET(74)连接,比较值异或逻辑自a数字值1被输入到和选择接线(32),比较值选择电路(10)中的MOSFET(74)在比较值为1时导通,MOSFET(74)连接到Vcc, MOSFET (74) 的源极侧的数字值为 1。 【0199】 当比较值为1时,比较值选择电路单元(10)中MOSFET(74)的源极侧与MOSFET(87)的漏极侧导通,MOSFET(74)与MOSFET(87)相与。由于已连接,MOSFET (87) 的源极侧变为数字值 1。 【0200】 MOSFET 87的源极侧与电路选择保持电路92的设定输入93连接,电路选择保持电路92的输出94导通。 【0201】 与电路选择保持电路(92)的输出端(94)连接的MOSFET(95)也导通。 【0202】 MOSFET(95)的漏极侧接Vcc,当比较值为1时,MOSFET(95)的源极侧为比较值选择电路单元(10)的输出(18)。为1时,比较值选择电路部(10)的输出(18)变为1。 【0203】 比较值为1时的比较值选择电路单元(10)的输出(18)为异或电路单元(12)的两个输入的输入选择电路单元的输出(17)。其连接到异或电路单元(12)的剩余一侧输入(21)而不是要连接的一侧输入(20)。 对于比较值为0的比较值选择电路单元(11),比较值为0的比较值选择电路单元(11)中的MOSFET(74)导通,MOSFET(86)截止,所以电路选择保持电路(88)的设定输入(89)断开。 与电路选择保持电路(88)的输出端(90)连接的MOSFET(91)也截止。 【0204】 电路选择保持电路(92)的输出端(94)所连接的MOSFET(95)导通后,电路选择保持电路(92)的设定输入端(93)输入的数字值或信号为0或者即使关闭,电路选择保持电路(92)的输出(94)和连接到输出(94)的MOSFET(95)的导通状态也被保持。 从连接复位电路的输出端(205)和电路选择保持电路(88)的复位输入端(47)的布线(48)向复位输入端(47)输入Vcc或数字值1。之后,电路选择保持电路(92)的输出(94)的数字值变为0,与电路选择保持电路(88)的输出(94)连接的MOSFET(95)截止。 【0205】 作为图11中的示例,在比较值选择电路部分(4)中,三个用于比较值0的比较值选择电路单元(11)布置在垂直方向的第一列中,并且在第二列中布置在垂直方向上,布置了三个用于比较值1的比较值选择电路单元(10)。 【0206】 在图11中,在比较值选择电路部分(4)中,当比较值为0时,比较值选择电路(11)为三个,当比较值为1时,比较值选择电路(10)为三个.这是一个显示三个排列电路的例子。 【0207】 比较值为0时的比较值选择电路(11个)和比较值为1时的比较值选择电路(10个)的个数任意,比较值为0时的比较值选择电路为64个单选电路(11)、比较值为1时的64个单比较值选择电路(10)、比较值为0时的256个单比较值选择电路(11)、比较值为1时的256个比较值选择电路(10)可能用过了。 【0208】 将描述使用图11的示例。 在比较值选择电路部分(4)中,三个比较值选择电路(11)被布置在垂直第一列用于比较值0,垂直第二列用于比较值1。在a其中设置三个比较值选择电路单元(10)的电路,三个比较值异或选择接线(32)中从顶部开始的第二个比较值异或选择接线(32)当接线(96)为数字时值为1时,MOSFET(73)和MOSFET(74)导通,比较值选择设置电路(81)选择数字值为0作为比较值。MOSFET 86由导线84提供数字导通。值为 1。 另外,在比较值选择设定电路部(81)中,没有选择数字值1作为比较值。 【0209】 比较值选择电路单元(11)中的MOSFET(73)和MOSFET(86)在比较值为0时导通,比较值选择电路单元(11)中的MOSFET(73)和MOSFET(86)在比较值为0时设置输入(电路选择保持电路(88)的89)接通。 与电路选择保持电路(88)的输出端(90)连接的MOSFET(91)也导通。 【0210】 对于比较值为1的比较值选择电路单元(10),比较值为1的比较值选择电路单元(10)中的MOSFET(74)导通,MOSFET(87)截止,所以电路选择是 保持电路 (92) 的设定输入 (93) 关闭。 与电路选择保持电路(92)的输出端(94)连接的MOSFET(95)也截止。 【0211】 即,如图11所示,在比较值选择电路部(4)中,三个比较值选择电路部(11)排列在垂直方向的第一列。比较值为1时的电路单元(10)排列在第2列,比较值为0时的比较值选择电路单元仅从所有电路中选择(11)。 【0212】 电路选择保持电路(88)的输出端(90)连接的MOSFET(91)导通后,电路选择保持电路(88)的设定输入端(89)输入的数字值或信号为0或者即使关闭,电路选择保持电路(88)的输出(90)和连接到输出(90)的MOSFET(91)的导通状态也被保持。 【0213】 电路选择保持电路(88)为RS触发器电路,当Vcc或数字值1输入到设定输入端(89)时,电路选择输出端(90)的数字值为1保持电路 (88) 被保持。 从连接复位电路的输出端(205)和电路选择保持电路(88)的复位输入端(47)的布线(48)向复位输入端(47)输入Vcc或数字值1。之后,电路选择保持电路(88)的输出(90)的数字值变为0,与电路选择保持电路(88)的输出(90)连接的MOSFET(91)截止。 【0214】 严格地说,输入到设定输入(89)的电压比Vcc低了MOSFET(73)和MOSFET(86)导通时器件电阻引起的电压降。但是,作为数字电路的数字值是 1。 【0215】 另外,也可以将电路选择保持电路(88)变更为作为闪存技术的浮栅型MOSFET(49)。 即使用于向浮动栅极MOSFET(49)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(49)的输出的数字值1也被保持。 浮栅型MOSFET(49)的栅极侧连接有用于去除浮栅电荷的布线(50)。 【0216】 电路选择保持电路(92)为RS触发器电路,当Vcc或数字值1输入到设定输入端(93)时,电路选择输出端(94)的数字值为1保持电路 (92) 被保持。 当从连接复位电路的复位输入(47)和电路选择保持电路(69)的布线(48)向复位输入(47)输入Vcc或数字值1时,电路选择保持电路( 92))输出(94)变为0,与电路选择保持电路(92)的输出(94)连接的MOSFET(95)截止。 【0217】 严格地说,输入到设定输入(93)的电压比Vcc低了MOSFET(74)和MOSFET(87)导通时器件电阻引起的电压降。但是,作为数字电路的数字值是 1。 【0218】 另外,也可以将电路选择保持电路(92)变更为闪存技术的浮栅MOSFET(49)。 即使用于向浮动栅极MOSFET(49)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(49)的输出的数字值1也被保持。 浮栅型MOSFET(49)的栅极侧连接有用于去除浮栅电荷的布线(50)。 【0219】 将描述图4、12和22所示的异或电路部分(5)。 【0220】 异或电路单元(12)有两个输入。 【0221】 来自输入选择电路单元(9)的输出(17)连接到异或电路单元(12)一侧的输入(20)。 图中异或电路单元(12)的个数可以是任意的,可以是64个,也可以是512个。 【0222】 当比较值为0时与比较值选择电路单元(11)的输出(19)或当比较值为1时与比较值选择电路单元(10)的输出(18)异或连接输入(21)电路单元(12)的剩余一侧。 【0223】 当比较值为 0 时,仅从比较值选择电路 (11) 输出 (19),或者当比较值为 1 时,仅从比较值选择电路 (10) 输出 (18),并且仅从输入选择电路输出 (18) 当(9)的输出(17)匹配时,异或电路单元(12)输出数字值0,不匹配时输出数字值1。 【0224】 注意图4、12和22示出了只有三个异或电路单元(12)的示例。 【0225】 另外,异或选择配线(32)和输入异或选择配线(31)分支分布连接。 【0226】 从输入异或选择配线(31)中确定并选择单输入选择电路(9)。 【0227】 来自输入选择电路单元(9)的输出(17)连接到异或电路单元(12)中两个输入的一侧的输入(20)。 【0228】 根据比较值异或选择配线(32),选择比较值为0时的比较值选择电路部(11)或比较值为1时的比较值选择电路部(10)。 【0229】 另外,当比较值为0时,比较值选择电路的输出(19)单独(11),或者当比较值为1时,比较值选择电路的输出(18)单独(10),以及单独的输入选择电路(9)的输出(17)连接到异或电路单元(12)的两个输入的剩余一侧的输入(21)。 【0230】 由于这些原因,在异或选择设置电路部分(36)中,输入选择电路单元(9),比较值是0时的比较值选择电路单元(11),或者比较值选择电路单元(11) )当比较值为1时,由于比较值选择电路单元(10)在该情况下被确定和选择,异或选择电路(36)选择输入选择电路单元(9)和比较值时,比较值为0。当比较值为1时,可通过电路单元(11)或比较值选择电路单元(10)间接选择任意异或电路单元(12)。 【0231】 为此,在选择多个单独的异或电路单元(12)的电路的情况下,可以将单独的异或电路单元(12)相邻布置而不是在电路图上分开布置。 【0232】 由于可以将各个异或电路单元(12)并排布置,因此可以将电路图组织得易于理解。 【0233】 对于输入异或电路单元(12)的比较值,当比较值为0时,比较值选择电路单元(11)的输出(19)为数字值0,比较值为In 1的情况下,比较值选择电路部(10)的输出(18)为数字值1。 【0234】 需要说明的是,异或电路单元(12)输入侧的比较值是数字值0还是数字值1可以通过发光二极管(97)来确认,信号为向外输出. (98) 可以做到。 【0235】 当比较值为0时,单独比较值选择电路(11)的输出(19)为数字值0,因此与输出(19)相连的MOSFET(99)截止,发光二极管(97)也关闭,向外部(98)的信号输出也关闭。 【0236】 当比较值为1时,比较值选择电路(10)的输出(18)单独为数字值1,因此与输出(18)相连的MOSFET(99)导通,发光二极管( 97)也打开,向外部的信号输出(98)也打开。 【0237】 由此,可以通过发光二极管(97)确认当比较值为1时比较值选择电路部(10)的输出(18)是否为ON,信号输出(98)可以为完毕。 【0238】 当单独异或电路(12)的输出(22)为数字值0时,与输出(22)相连的MOSFET(100)截止,发光二极管(101)也截止,到外部的信号输出(102)也被关闭。 【0239】 当单独异或电路(12)的输出(22)为数字值1时,与输出(22)相连的MOSFET(100)导通,发光二极管(101)也导通,向外部的信号输出(102)也打开。 【0240】 由此,能够使用发光二极管(101)确认异或电路部(12)的输出(22)是否为数字值1,从而能够确认向外部输出的信号(102) .可以。 【0241】 从多个异或选择电路单元(12)输出(22)的数字值1或数字值0被输入到或电路组合电路单元(6)。 【0242】 将描述图4、13、14、22和25中所示的单个OR电路组合电路(13)。 【0243】 首先,异或选择设定电路部(36)的输出(29)向被选择的异或电路组合电路异或选择配线(33)输出数字值1。 【0244】 与异或选择设定电路部(36)的输出(29)连接的配线(30)与分支分配用的配线部(34)连接。异或选择设定电路(36)的输出(29)( 63)连接(35)到OR电路组合电路的异或选择接线(33)。 【0245】 OR电路组合电路部分( 6). 33),向水平方向一行的所有OR电路组合电路单元(6)输入数字值1。 【0246】 OR电路组合电路的异或选择配线(33)与单OR电路组合电路(13)中的MOSFET(103)连接。 【0247】 其结果,输入数字值1的OR电路组合电路部(6)的水平方向1行的所有OR电路组合电路部(13)的MOSFET(103)导通。 【0248】 接着,OR电路组合电路设置电路单元(104)的输出端(105)与OR电路组合电路单元(6)的连接线(106)用于在OR电路组合电路单元( 6).由OR电路组合电路设置电路单元(104)的输出端(105)选择的垂直方向一列中的所有OR电路组合电路,用于A数字排列的所有OR电路组合电路单元(13) 1的值被输入到单元(13)。 【0249】 或电路组合电路设置电路单元(104)和或电路组合电路单元(6)的输出端(105)与或电路组合电路单元(13)中的MOSFET(108)连接的走线(107)已连接。 【0250】 结果,输入数字值1的OR电路组合电路单元(13)中垂直方向的所有OR电路组合电路单元(13)的MOSFET(108)导通。 【0251】 OR电路组合电路部(6)中呈格子状排列的所有OR电路组合电路单元(13)中输入数字值1的OR电路组合电路专用OR选择布线(33)、MOSFET (103)水平方向一排的所有单或电路组合电路(13)导通,向或电路组合电路设置电路输入数字值1。所有的MOSFET(108)与单元(104)的输出端(105)相连的一纵列OR电路组合电路单元(13)导通。 【0252】 在或电路组合电路部分(6)中呈格子状排列的所有或电路组合电路单元(13)中,选择水平方向的一行和垂直方向的一行相交。 【0253】 即,仅从OR电路组合电路部(6)中排列成格子状的所有OR电路组合电路部(13)中选择的OR电路组合电路部(13)与MOSFET(103)连接。两个 MOSFET (108) 都导通。 【0254】 在除选择的OR电路组合电路单元(13)之外的其余OR电路组合电路单元(13)中,MOSFET(103)和MOSFET(108)中的一个或两个截止。 【0255】 即,或电路组合电路部分(6)中呈格子状排列的或电路组合电路单元(13)同时导通MOSFET(103)和MOSFET(108)。只有单路组合电路(13)。 【0256】 另外,在用OR电路组合电路设定电路部(104)的输出(105)选择垂直方向的1列的所有单个OR电路组合电路(13)时,该选择被固定,当设定异或选择设定电路部(36)的多个输出(29),从垂直方向1列的所有单或电路组合电路(13)中选择多个单或电路组合电路。(13)被选中。 【0257】 所选择的多个或电路组合电路单元(13)的输出(24)被输出到同一垂直或电路组合电路单元的输出布线(119)。 【0258】 如果选择的多个或电路组合电路单元(13)的输出端(24)中的任何一个的数字值为1,则其他或电路组合电路单元(13)的所有输出端(24)即使是0,整个选择的多重或电路组合电路单元(13)的输出(24)为数字值1。 即,创建多个或电路组合电路单元(13)的或电路。 【0259】 此外,当使用另一个单独的或电路组合电路(13)创建或电路时,或电路组合电路设置电路单元(104)的输出(105)用于选择垂直方向的所有列。如果你改变OR电路组合电路单元(13)并固定改变后的原样,从异或选择设置电路单元(36)中设置多个输出(29),另一个OR电路组合电路单元(13))即可用于创建或电路。 【0260】 Vcc与MOSFET(108)的漏极相连,MOSFET(108)的源极与MOSFET(103)的漏极相连。 【0261】 MOSFET(108)和MOSFET(103)是AND连接的。 【0262】 电路选择保持电路(109)的设置输入(110)连接到MOSFET(103)的源极侧。 【0263】 因此,数字值1或1或ON的信号被输入到电路选择保持电路(109)的设置输入(110)。 【0264】 严格地说,输入到电路选择保持电路(109)的设定输入端(110)的电压等于MOSFET(108)和MOSFET(103)导通时器件电阻引起的电压降。虽然电压低于Vcc,作为数字电路的数字值为1。 【0265】 单或电路组合电路(13)中的电路选择保持电路(109)的设定输入端(110)输入1的数字值或1或ON的信号时,电路选择保持电路(109)输出(111)导通,与电路选择保持电路(109)的输出(111)连接的MOSFET(112)导通。 【0266】 另外,与电路选择保持电路(109)的输出(111)连接的MOSFET(113)导通。 该 MOSFET (113) 连接到强制逆变器单元 (14) 的输出关闭的 MOSFET (207)。 【0267】 电路选择保持电路(109)的输出端(111)所连接的MOSFET(112)导通后,电路选择保持电路(109)的设定输入端(110)输入的数字值或信号为0或者,即使关闭,电路选择保持电路(109)的输出(111)、连接到电路选择保持电路(109)的输出(111)的MOSFET(112)和MOSFET(113) ) 被打开。状态被保留。 【0268】 电路选择保持电路(109)为RS触发器电路,当Vcc或数字值1输入到设定输入端(110)时,电路选择保持电路的输出端(111)的数字值(109) 举行。 从连接复位电路的输出端(205)和电路选择保持电路(109)的复位输入端(47)的布线(48)向复位输入端(47)输入Vcc或数字值1。电路选择保持电路(109)的输出(111)的数字值变为0,与电路选择保持电路(109)的输出(111)连接的MOSFET(112)和输出被强制为要关断的MOSFET(113)关断。 【0269】 另外,电路选择保持电路(109)也可以变更为作为闪存技术的浮栅型MOSFET(24)。 即使用于向浮动栅极MOSFET(24)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(24)的输出数字值也保持为1。 浮栅型MOSFET(24)的栅极侧连接有用于去除浮栅电荷的布线(25)。 【0270】 综上所述,单或电路组合电路(13)中的电路选择保持电路是从或电路组合部分(6)中呈格状排列的所有单或电路组合电路(13)中选出的MOSFET(112)连接到(109)的输出(111)和强制关闭输出的MOSFET(113)被打开。 【0271】 使用图13和图14,对从OR电路组合电路部(6)中排列成格子状的所有单个OR电路组合电路(13)中选择的一个OR电路组合电路(13)的动作进行说明。 【0272】 异或电路单元(12)的输出端(22)和被选择的或电路组合电路单元(13)的输入端(23)通过导线(117)连接。 【0273】 首先,当异或电路单元(12)的输出(22)为数字值1时,数字值1被输入到或电路组合电路单元(13)的输入(23)。 【0274】 当OR电路组合电路单元(13)的输入端(116)输入数字值1时,OR电路组合电路单元(13)的输入端(23)所连接的MOSFET(118)导通. . 【0275】 与电路选择保持电路(109)的输出(111)连接的MOSFET(118)和MOSFET(112)被AND连接。 【0276】 由于MOSFET(118)的漏极侧连接到Vcc,所以Vcc被提供给MOSFET(118)的漏极侧。 此时,当MOSFET(118)导通时,MOSFET(118)的源极侧变为数字值1。 【0277】 与MOSFET(118)的源极侧相连的MOSFET(112)的漏极侧也具有数字值1,由于MOSFET(112)导通,MOSFET(112)的源极侧也是一个数字值。值为 1。 【0278】 MOSFET(112)的源极侧与或电路组合电路单元(13)的输出端(24)通过或电路组合电路单元(13)的输出接线(119)相连,因此或电路组合电路单元(13的输出(24))变为数字值1。 【0279】 接下来,当异或电路单元(12)的输出(22)为数字值0时,数字值0被输入到或电路组合电路单元(13)的输入(116)。 【0280】 当OR电路组合电路单元(13)的输入端(116)输入数字值0时,OR电路组合电路单元(13)的输入端(116)所连接的MOSFET(118)截止. . 【0281】 与电路选择保持电路(109)的输出(111)连接的MOSFET(118)和MOSFET(112)被AND连接。 【0282】 由于MOSFET(118)的漏极侧连接到Vcc,所以Vcc被提供给MOSFET(118)的漏极侧。 然而,由于 MOSFET 112 关闭,MOSFET 118 的源极侧具有数字值 0。 【0283】 连接到MOSFET 118的源极侧的MOSFET 112的漏极侧也变为数字值0。 . 【0284】 由于 MOSFET (112) 导通,MOSFET (112) 的源极侧也将具有数字值 0。 【0285】 MOSFET(112)的源极侧与或电路组合电路单元(13)的输出端(24)通过或电路组合电路单元(13)的输出接线(119)连接。 【0286】 因此,单或电路组合电路(13)的输出(24)变为数字值0。 【0287】 作为图15的例子,或电路组合电路是从或电路组合电路部(6)中纵三横三列呈格子状排列的所有或电路组合电路单元(13)中选择的或电路组合电路。连接来自设置电路单元(104)的输出(105)和OR电路组合电路单元(6)的布线(107)连接到三个垂直布线中从左起第一条布线(106)。第一行从横向三排异或电路组合电路异或选择接线(33)连接(35)到逻辑或选择设置电路单元(36)(114)的输出端(29)和两个或电路组合电路单元(13)由第二布线(115)选择。 【0288】 另外,或门电路组合单元(6)中垂直方向和水平方向排列的所有或门电路组合电路单元(13)的垂直方向和水平方向的列数可以是任意的。64行可以是垂直方向64行,水平方向64行,也可以是垂直方向512行,水平方向512行。 【0289】 当从多个电路中选出的单个或电路组合电路单元(13)的输出全部为0数字值时,或电路组合电路单元(6)输出的数字值为0数字值。 【0290】 如果从单个或多个选择的或电路组合电路单元(13)输出的即使一个具有数字值1,则从或电路组合电路部分(6)输出的数字值是数字值1。 【0291】 由此,从在OR电路组合电路部(6)中排列成格状的所有OR电路组合电路部(13)中选择的多个OR电路组合电路部(13)构成的电路表示OR电路。 【0292】 将描述图13、14、15和16中所示的NOT电路部分(7)。 【0293】 单或电路组合电路(13)的输出端(24)通过单或电路输出接线(119)连接非电路部分(7)中的单非电路(14)输入端(25)电路组合电路.它是 【0294】 在电路选择保持电路(109)的输出(111)保持导通的状态下,与电路选择保持电路(109)的输出(111)连接的MOSFET(113)导通。 【0295】 MOSFET (113) 连接到 MOSFET (207) 的栅极,强制逆变器单元 (14) 的输出关闭。 【0296】 OR电路组合单元(6)的输出端连接到单个NOT电路(14)的输入端,单个或多个NOT电路单元(14)输出的数字值1或0是这样连接的以输入到配置为OR电路的输出组合电路部分(8)。 【0297】 另外,在或电路组合电路部(6)中建立或电路后,单个或电路组合电路单元(13)中的所有电路选择保持电路(109)均因异常而关闭。在此这种情况下,OR电路组合电路部分(6)输出的数字值始终为0。 【0298】 当或电路组合电路部分(6)输出的数字值始终为0时,该数字值被输入到与或电路组合电路部分(6)的输出相连的单独非电路单元(14)。0是总是输入。 【0299】 即,当数字值0一直输入到单一非门电路(14)时,单一非门电路(14)的输出总是导通。 【0300】 为了避免这种情况,连接到电路选择保持电路(109)的输出(111)的 MOSFET(113)通过与单独的 NOT 电路(14)的输出进行“与”运算强制关闭。 MOSFET(207),如果电路选择保持电路(109)由于某些异常而全部关断,则MOSFET(113)和MOSFET(207)关断并且单独的负电路单元(14)的输出)被强行切断,个别NOT电路单元(14)输出的数字值被强行设置为0。 【0301】 MOSFET(113)漏极接Vcc,源极与单反相电路(14)输出与接,强制关断单反相电路(14)输出MOSFET(207) ). 通过布线 (120) 连接到 的栅极。 【0302】 当电路选择保持电路(109)由于某种异常而关断时,连接到电路选择保持电路(109)的输出端(111)的所有MOSFET(113)都关断,MOSFET(113)被关断。源极侧也被关闭,与单独的非电路单元(14)的输出端“与”连接的MOSFET(207)也被关闭。 【0303】 由于单非电路(14)的输出与MOSFET(207)为“与”连接,当MOSFET(207)关断时,单非电路(14)的输出被强制截止,单NOT 电路 (14) 被强制为数字值 0。 【0304】 综上所述,单非门电路(14)输出的数字值为或门电路组合部分(6)中网格排列的单门或门组合电路(13)中的一个或多个。电路组合电路单元(13),当一个或多个或电路组合电路单元(13)中的电路选择保持电路(109)全部截止时,MOSFET(207)强制为数字值0,即截止。 【0305】 将描述图15、16、26和27所示的单输出或电路组合电路(15)。 【0306】 首先,在输出或电路组合电路部分(8)中,在排列为一个网格图案。。 【0307】 输出或电路设定电路部(121)的输出(122)与输出或电路组合电路部(15)中的MOSFET(124)连接。 【0308】 结果,输入数字值1的输出或电路组合电路单元(8)中的一纵行的所有输出或电路组合电路单体(15)中的MOSFET(124)导通。 【0309】 接着,连接输出电路设定电路(125)的输出端(126)与输出或电路组合电路(8)的配线(127)连接输出或电路组合电路(8),数字值对排列成格子状的所有输出或电路组合电路单元(15),水平方向一排的所有输出或电路组合电路单元(15)输入1。 【0310】 输出电路设置电路部分(125)的输出端(126)与输出或电路组合电路部分(8)MOSFET(128)中的一行中的所有输出或电路组合电路单元(15)相连。 【0311】 结果,输入数字值1的输出或电路组合电路单元(8)中的一列中的所有输出或电路组合电路单元(15)中的MOSFET(128)导通。 【0312】 综上所述,在输出或电路组合电路单元(8)中呈格子状排列的所有输出或电路组合电路单元(15)中,输出或电路设置电路单元(121)输出的数字值为1,输出或电路组合电路单元(8)中一列中所有单输出或电路组合电路(15)中的MOSFET(124)导通。 【0313】 另外,输入数字值1的输出或电路组合电路单元(8)中水平方向一排的所有输出或电路组合电路单元(15)中的MOSFET(128)也导通. 【0314】 为此,在输出或电路组合电路单元(8)中呈格子状排列的所有输出或电路组合电路单体(15)中,垂直方向的一列与水平方向的一列相交。选择电路组合电路(15)。 【0315】 即,或电路组合电路部分(8)中呈格子状排列的所有或电路组合电路单元(15)的MOSFET(124)和MOSFET(128)同时导通。 OR电路,只有一个电路组合电路(15)。 【0316】 在除被选择的输出或电路组合电路单元(15)之外的其余输出或电路组合电路单元(15)中,MOSFET(124)和MOSFET(128)中的一个或两个截止。 【0317】 另外,输出电路设定电路(125)的输出端(126)选择单输出或电路组合电路(15),输出或电路设定电路(121)的输出端(122)选择单输出或电路组合电路(15), When multiple output OR circuit combination circuit units (15) are selected, multiple output OR circuit combination circuit units (15) are selected from the output OR circuit combination circuit units (15) in one row. be. 即,可以为单输出或电路组合电路(15)创建或电路。 【0318】 MOSFET 124的漏极侧连接到Vcc,并且MOSFET 124的源极侧和MOSFET 128的漏极侧连接。 【0319】 MOSFET(124)和MOSFET(128)AND连接,电路选择保持电路(129)的设定输入(130)与MOSFET(128)的源极侧连接。 【0320】 因此,数字值1或1或ON的信号被输入到电路选择保持电路(129)的设置输入(130)。 【0321】 严格地说,当MOSFET(124)和MOSFET(128)导通时,输入到set input(130)的电压比Vcc低了由于器件电阻引起的压降。但是,作为数字电路的数字值是 1。 【0322】 当输出或电路组合电路单元(15)中的电路选择保持电路(129)的置位输入端(130)输入数字值1或1或ON信号时,电路选择保持电路(129) )输出(131)导通,与电路选择保持电路(129)的输出(131)连接的MOSFET(132)导通。 【0323】 电路选择保持电路(129)的输出端(131)所连接的MOSFET(132)导通后,电路选择保持电路(129)的设定输入端(130)输入的数字值或信号为0或者,即使断开,电路选择保持电路(129)的输出(131)和与输出(131)连接的MOSFET(132)也维持导通状态。 【0324】 电路选择保持电路(129)为RS触发器电路,当Vcc或数字值1输入到设定输入端(130)时,电路选择输出端(130)的数字值为1保持电路 (129) 被保持。 当Vcc或数字值1从连接到复位电路(144)和电路选择保持电路(129)的复位输入(47)的布线(48)输入到复位输入(47)时,电路选择被保留。电路(129)输出端(131)的数字值将为零。 【0325】 另外,电路选择保持电路(129)也可以变更为作为闪存技术的浮栅型MOSFET(24)。 即使用于向浮动栅极MOSFET(24)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(24)的输出数字值也保持为1。 浮栅型MOSFET(24)的栅极侧连接有用于去除浮栅电荷的布线(25)。 【0326】 综上所述,输出或电路组合部分(8)中的所有单输出或电路组合电路(15)中选出呈格子状排列的单输出或电路组合电路(15)。MOSFET(131)连接至内部的电路选择保持电路(129)的输出(131)导通。 【0327】 参照图15和16,对从输出或电路组合电路部分(8)中排列成网格图案的所有输出或电路组合电路单元(15)中选择的输出或电路组合电路单元(15)的操作进行说明. 【0328】 NOT电路单元(14)的输出(26)和被选择的输出OR电路组合电路单元(15)的输入(27)通过布线(135)连接。 与单非电路(14)的输出端(26)与连接的强制关断的MOSFET(207)为或电路组合电路部分(6)中的电路选择保持电路(109)。正常,强制关断的MOSFET(207)导通。 【0329】 首先,将描述单个NOT电路(14)的输出(26)是数字值1的情况。 【0330】 输出或电路组合电路单元(15)的输入端(27)输入数字值1。 【0331】 当输出或电路组合电路单元(15)的输入端(27)输入数字值1时,与输出或电路组合电路单元(15)的输入端(27)连接的MOSFET(136)为打开。 【0332】 与电路选择保持电路(129)的输出(131)连接的MOSFET(136)和MOSFET(132)被AND连接。 【0333】 由于MOSFET(136)的漏极侧连接到Vcc,所以Vcc被提供给MOSFET(136)的漏极侧。 此时,当MOSFET(136)导通时,MOSFET(136)的源极侧变为数字值1。 【0334】 连接到MOSFET 136的源极侧的MOSFET 132的漏极侧也变为数字值1。 【0335】 由于 MOSFET 132 导通,MOSFET 132 的源极侧将具有数字值 1。 【0336】 MOSFET(132)的源极侧与输出或电路组合电路单元(15)的输出端(28)通过输出或电路组合电路单元(15)的输出接线(137)连接。 可以选择输出或电路组合电路单元(15)的输出接线(137)连接的多个输出或电路组合电路单元(15)。 【0337】 通过固定输出电路设定电路(125)的输出(126)的设定值和选择输出OR电路设定电路(121)的输出(122)的多个设定值,水平方向一行可以在所有输出或电路组合电路单元(15)中选择多个输出或电路组合电路单元(15)组成或电路。 【0338】 输出或电路组合电路单元(15)的输出端(28)的数字值为1,输出或电路组合电路单元(15)的数字值为1。 【0339】 接下来,将描述单个NOT电路(14)的输出(26)是数字值0的情况。 【0340】 数字值0被输入到单输出或电路组合电路(15)的输入端(27)。 【0341】 当输出或电路组合电路单元(15)的输入端(27)输入数字值为0时,与输出或电路组合电路单元(15)的输入端(15)连接的MOSFET(136)为关掉。 【0342】 与电路选择保持电路(15)的输出端(131)连接的MOSFET(136)和MOSFET(132)被AND连接。 【0343】 由于MOSFET(136)的漏极侧连接到Vcc,所以Vcc被提供给MOSFET(136)的漏极侧。 但是,由于MOSFET(136)截止,所以MOSFET(136)的源极侧的数字值为0,MOSFET(136)的源极侧与输出布线(137)连接。 进一步地,可以选择输出或电路组合电路单元(15)的输出接线(137)连接的多个输出或电路组合电路单元(15)。 【0344】 作为图16的例子,在输出或电路组合电路部(8 )、连接输出或电路选择电路部(121)的输出(122)和输出或电路组合电路部(8)的3条纵布线(123)的左起第一行。布线( 133)、第二布线(163)、来自输出电路设定电路部(125)的输出(126)、与输出或电路组合电路部(8)连接的布线(127)、四输出或电路组合电路(15)由三条横向布线中的第一布线(134)和第二布线(171)选择。 【0345】 此外,在输出或电路组合电路部分(8 ) is 可以使用任意数量的列,例如,垂直方向64列,水平方向64列,或者垂直方向512列,水平方向512列。 【0346】 当单个或多个选择的输出或电路组合电路单元(15)的输出全部为0的数字值时,输出或电路组合电路部分(8)输出的数字值为0的数字值。 【0347】 另外,输出或电路组合电路部分(8)输出的数字值,只要选择的单个或多个输出或电路组合电路单元(15)中有一个输出的数字值为1,则为数字值。输出a值为 1。 【0348】 这表明由选定的单输出或电路组合电路(15)创建的电路是或电路。 【0349】 所选择的多输出或电路组合电路单元(15)的输出作为可创建的非冯诺依曼型电路的输出单元(2)中的输出单元(209)输出。 【0350】 将描述图29中所示的复位电路。 【0351】 图29所示的复位电路的电路结构由四个电路部分组成:输入选择电路部分(3)、比较值选择电路部分(4)、OR电路组合电路部分(6)和输出OR电路组合电路(8) 该电路中的所有复位电路具有共同的电路配置。 【0352】 若OR电路组合电路单元(6)输出的数字值为0,则单个单元或多个单独的NOT电路单元(14)输出的数字值为1,OR电路组合电路单元(14)输出的数字值若为(6)中的数字值为1,为数字值反转电路,输出数字值为1。 【0353】 图29所示的复位电路(144)的结构是,图29所示的单选电路的MOSFET(40)和MOSFET(42)在输入1时截止的MOSFET(139),另外是 AND 连接的。 【0354】 在单选电路中选择(175)第一个MOSFET(40)。 【0355】 在单选电路中选择(177)第二个MOSFET(42)。 【0356】 在选择电路部(37)中,仅从排列成格子状的所有单选电路(39)中选出的单选电路(39)的MOSFET(40)和MOSFET(42)均导通。 【0357】 此时,当输入复位信号(140)时,MOSFET(141)导通,与MOSFET(141)相连的MOSFET(142)导通,与MOSFET(143)相连的MOSFET(143)导通。 142)接通,电路选择保持电路(43)的输入侧的复位输入(47)被输入数字值1。 MOSFET(143)的输出成为复位电路的输出(205)。 【0358】 此外,数字输入值的组合可以通过使用连接到复位信号(140)和复位信号(140)的MOSFET(141)、MOSFET(142)、MOSFET(139)、MOSFET(143)来获得。另一方面,在数字输出值被统一确定的非冯诺依曼型电路的操作期间可以改变电路配置。 【0359】 此外,当数字值 1 被输入到栅极时,与 MOSFET (142) 连接的 MOSFET (139) 关闭。数字值 1 未输入到 。 因此,电路选择保持电路(43)的输入侧的置位输入(44)和复位输入(47)不会同时输入数字值1。 【0360】 输入到复位输入(47)的数字值为1的电路选择保持电路(43)的输出(45)截止。 【0361】 电路选择保持电路(43)的输出(45)仅针对所有选择电路单元中的一个选择电路单元被关闭。 【0362】 另外,与电路选择保持电路(43)的输出(45)连接的MOSFET(46)截止,单一选择电路(39)的输出(59)也截止。 【0363】 另外,当电路选择保持电路(43)的输出(45)被关闭时,或者当数字值1被输入到复位输入(47)时,MOSFET(40)和MOSFET(42) ) ), 或两者兼而有之。 这是为了防止ON信号再次输入到电路选择保持电路(43)的设定输入(44)。 【0364】 另外,当复位开关(145)被按下时,MOSFET(146)导通,Vcc被输入电路选择保持电路(43)的输入侧的复位输入(47),电路选择保持电路 (43) 输出 (59) 关闭。 这不同于仅针对所有选择电路单元中的一个选择电路单元关闭电路选择保持电路(43)的输出(45)。并联连接(173)到保持电路的复位输入(47)电路(43)强制关闭所有电路选择保持电路(43)的输出(59)。 【0365】 说明图19所示的设定电路(149)。 设置电路(149)包括异或选择设置电路(36)、输入选择设置电路(65)、比较值选择设置电路(81)、或电路组合电路设置电路(104)和输出这是OR电路设定电路部(121)和输出电路设定电路部(125)的基本电路结构。 【0366】 使用设定电路(149),数字输入部的输入值、与数字输入值比较的数字数据值、电路构成的组合,统一决定数字输出值。创建非冯诺依曼型电路,允许第三方确认和设置电路创建。 【0367】 设置电路(149)使用具有16位输入地址(150)和8位数据输出(151)的存储器(152)和解码电路部分(153)。 【0368】 使用存储器(152)和解码电路(153)作为设置电路(149)只是设置电路的一个例子。 【0369】 即,设定电路可以是微处理器、可编程逻辑控制器、分立元件组装的逻辑电路等数字电路,也可以是手动信号输入电路,只要能输入设定值0或不输入的电路都可以,设置电路不限于16位输入地址和8位数据输出的存储器(152)。 【0370】 当存储器(152)的数据输出(151)为8位时,解码电路部分(153)可以解码并设置从00到FF的16进制数的256个数字。 【0371】 也就是说,连接到存储器(152)的数据输出(151)的解码电路部分(153)的单个解码电路(154)可以产生256个单独的输出(155)。 【0372】 在图19的例子中,解码电路部(153)处理8位二进制数以16进制表示时的00、01、02、03、04、05、06、07、FF这9个数据。示出了用于解码和输出的电路。 【0373】 另外,图20表示译码电路部(153)的等效电路。 【0374】 图20的译码电路部(153)由NOT电路(160)、NAND电路(161)、AND电路(162)构成。首先,使用NOT电路(160),将数字值1 的输入。 此外,三态缓冲器(167)连接到向解码电路部分(153)提供Vcc的布线。 【0375】 图20所示的译码电路(153)为只有00、01、02、03用16进制表示的译码电路,但输入为8位二进制输入,译码最多256个电路单元(154)可以创建。 【0376】 译码电路单元(153)连接到存储器(152)的数据输出端(151),译码电路单元(154)的输出(155)从00到FF的256个十六进制数输出为数字值 1 或数字值 0。 【0377】 顺便提及,当数据输出(151)被设置为段和偏移方法中的16位时,解码电路部分(153)可以解码和设置十六进制表示的从0000到FFFF的65536个数字。 【0378】 对于内存(152)中的数据,8位十六进制数FF或二进制数1111译码得到的输出(156) 1111 对应汇编语言中的NOP或无效数。 【0379】 如图19所示,如果存储器(152)中的数据用8位十六进制表示为FF或用二进制表示为1111 1111(156),则通过译码电路单元(154)连接GND,连接157到潜力。 【0380】 另外,如果将8位数据输出(151)以16进制数00或2进制数0000 0000(158)留在电路制作时未使用的存储器的数据区中,则以00记数, 或二进制的0000 0000连接到译码电路单元(154)的输出端(155),在十六进制为00或二进制为0000 0000的情况下输出1,继续输出一个数字值1的设置电路和选择电路。 【0381】 因此,在未用于创建电路的内存数据区域中,请始终以十六进制形式写入 FF。 【0382】 此外,当未创建可创建和设置用于电路创建的非纽曼型电路时,即,当不使用设置电路(149)时,或者当存储器(152)的地址(150)为了避免在输出(151)不稳定时经由解码电路(153)输出数据,被切换为停止向解码电路(153)提供Vcc的三态缓冲器(167)连接。 【0383】 使用三态缓冲器(167),当切换存储器(152)的地址(150)时的数据输出(151)不稳定时,提供给解码电路(153)的Vcc被关闭并且当输出(151)不稳定时,数据A电路不通过解码电路部分(153)输出数据。 【0384】 三态缓冲器(167)的ON/OFF定时和存储器(152)的地址(150)的设定和切换定时由控制三态缓冲器的外部信号输入部(168)决定(167). 做。 【0385】 外部电路(169)进行存储器(152)的地址(150)和向控制三态缓冲器(167)的外部信号输入部(153)发送信号的电路的设定和切换定时。 【0386】 外部电路(169)可以是包括微处理器、可编程逻辑控制器、使用分立元件组装的逻辑电路或手动信号输入电路的数字电路。 【0387】 图21示出了用于分支和分配(166)指定地址的16位数据(165)并将其输入到六个存储器输入地址(150)的电路。 16位数据(165)对应于图1中的外部电路(169)。 【0388】 六个存储器中的每一个都具有与图10所示的设置电路(149)相同的电路配置。 【0389】 当用 16 位数据(165)指定地址时,读出 6 个存储器中存储在同一地址中的各个数据,并将读出的数据输出到 6 个存储器(151)的数据输出。 【0390】 也就是说,六个存储器的存储器输入地址(150)是同步的。 【0391】 图21所示的六个存储器分别是异或选择设定电路(36)用存储器(237)、输入选择设定电路部(65)用存储器(238)、比较值选择设定电路部。 .(81)用存储器(239)、OR电路组合电路设定电路部(104)用存储器(240)、输出用OR电路设定电路部(121)用存储器(241)、输出电路用设定电路部(125) 的内存 (242)。 【0392】 在图22中,来自外部电路(169)的数字值0或数字值1的信号(147)被输入到异或选择设定电路(36)用存储器(237)的地址输入端(150)。 .,存储器(237)的数据输出(151)连接到译码电路(164),译码电路(164)的输出(29)的线(30)连到输出(29) )译码电路(164). )分支配线(30)、输入异或选择线(31)、比较值异或选择线(32)、逻辑异或电路示出了分支、分布和连接(35)到总和选择布线(33)的示例。 信号(147)对应于图2中的16位数据(165)。 【0393】 在图22的例子中,译码电路(164)的输出(29)、即异或选择设定电路的输出(29)为3个,但最多可配线255个。 此外,第 256 条线连接到 GND 电位。 图42表示异或选择设定电路(63)中的译码电路(164)的输出(29)的布线(30)分支分配的布线部,表示移动到(34)时的电路。 ) 边并入。 【0394】 在用于异或选择设置电路的输出布线的分支和分布的布线部分(34)中,分支和分布布线连接到输入选择电路部分(3)和比较值选择电路部分(4)。, OR电路组合选择电路部分(6)。 输入选择电路部分(3)和比较值选择电路部分(4)连接到异或电路部分(5)的输入端,异或电路部分(5)的输出是一个或电路组合电路部分(6)连接到一侧。 【0395】 从解码电路(164)开始的第一个布线(30)是对解码电路(164)的输出(29)的布线(30)进行分支和分布的布线部(34)。它变成水平的输入异或选择配线(31)与输入选择电路部(3)的上数第一行的水平输入选择电路部(9)连接。来自译码电路(164)的配线(30)从上数第二个是布线部分(34),它将译码电路(164)的输出端(29)的布线(30)、水平输入异或选择布线(31)分支分布,并连接到水平输入输入选择电路部(3)的上数第二行的输入选择电路部(9)、来自第三译码电路(164)的布线(30)是分支分配布线的布线部(34)译码电路(164)的输出端(29)的(30)成为水平输入异或选择布线(31),连接到从上数第3行的水平输入选择电路单元(9)输入选择电路部分(3)。 【0396】 从解码电路(164)开始的第一条布线(30)是对解码电路(164)的输出(29)的布线(30)进行分支和分配的布线部(34)。单个比较值当比较值选择电路部分(4)的顶部第一行的水平方向上的比较值为1时的选择电路。(10)以及当比较值为0时的比较值选择电路单元(11),而从上数第二个译码电路(164)的连线(30)连接到对输出端(29)的连线(30)进行分支分布的连线部分(34)中,就变成水平比较从上数第二行的值异或选择接线(32)和比较值选择电路连接到比较值选择电路单元(10)当从上数第二行的水平方向上的比较值部分(4)为1,比较值选择电路单元(11)当比较值为0时。来自顶部的第三解码电路(164)的布线(30)是布线部分(34),其对译码电路(164)的输出(29)的布线(30)进行分支分配。比较值选择电路部(164)的上数第3列的水平方向的比较值选择时的比较值的选择( 4)第3列水平方向比较值异或选择接线(32)为1,比较时连接电路单元(10)和比较值选择电路单元(11)值为 0。 【0397】 从解码电路(164)开始的第一条布线(30)是对解码电路(164)的输出(29)的布线(30)进行分支和分配的布线部(34)。水平或电路异或选择布线(33)连接到从或电路组合选择电路部分(6)的顶部起第一行中的或电路组合选择电路部分(6)。来自第二译码电路(6)的布线(30) 164)从上往下是对译码电路(164)的输出端(29)的布线(30)进行分支分配的布线部(34),成为水平或的异或电路选择布线(33) OR电路组合选择电路部分(6)的上数第二行的水平OR电路组合选择电路部分(6)、水平OR电路组合选择电路部分(6)、以及来自OR电路组合选择电路部分(6)的布线(30)从上数第三个译码电路(164)为接线部分(34处),成为从上数第三行水平或电路的异或电路选择接线(33),水平或电路组合在OR电路组合选择电路部(6)上数第三行,连接选择电路部(6)。 【0398】 在图23中,来自外部电路(169)的数字值0或数字值1的信号(147)被连线到输入选择设定电路部分(65)的存储器(238)的地址输入(150) .来自连接到输入选择设置电路部分(65)的存储器(238)的数据输出(151)的解码电路(170)的布线(67)连接到输入选择电路部分(3)。例示了排列成格子状的输入选择电路(9)在垂直方向连接成三列的例子。 信号(147)对应于图2中的16位数据(165)。 【0399】 从上数第一个译码电路(170)起的布线(67)与输入选择电路部(3)的垂直方向左起第一列的输入选择电路部(9)连接。从顶部起第二个解码电路(170)的(67)连接到输入选择电路部分(3)的垂直方向上从左起第二列的输入选择电路单元(9)。布线(67)来自第三译码电路(170)的解码电路部(3)与输入选择电路部(3)的左起第三纵列的输入选择电路部(9)连接。 【0400】 尽管在图23的示例中有来自解码电路(170)的三根导线(67),但是最多255根导线是可能的。 请注意,第 256 条线连接到 GND 电位。 此外,图43表示将输入选择设定电路部(65)内置的译码电路(170)移至输入选择电路部(3)侧并内置的电路。 【0401】 在图24中,来自外部电路(169)的数字值0或数字值1的信号(147)被施加到用于比较值选择设置电路部分(81)的存储器(239)的地址输入(150) ).从解码电路(172)连接到比较值选择设置电路部分(81)的存储器(239)的数据输出(151)的布线连接到比较值选择电路部分(4)。这里是一些例子: 【0402】 在比较值选择设定电路部(81)中,来自译码电路(172)的布线被分为与比较值为0的比较值选择电路部连接的布线(84)和与比较值选择电路部(84)连接的布线(84)。到比较值为1的比较值选择电路。导线(85)只有两条线连接到一个比较值选择电路。 【0403】 在图25中,来自外部电路(169)的数字值0或数字值1的信号(147)被输入到用于OR电路组合电路设置电路部分( 104). OR电路组合电路设置电路单元(104)的解码电路(174)连接到存储器(240)的数据输出(151)的接线(107)连接到OR电路组合电路单元(104) (图6表示将排列成格子状的单个OR电路组合电路(13)连接成纵向3列的例子)。 【0404】 从上数第一个译码电路(174)起的布线(107)与OR电路组合电路部(6)的垂直方向左起第一列的一个OR电路组合电路(13)连接。 ,来自解码电路(174)的布线(107)从上数第二个连接到OR电路组合电路部分(6)的垂直方向上从左数第二列的输入选择电路单体(13) .、从上数第3个译码电路(174)起的布线(107)与OR电路组合电路部(6)的纵方向左数第3列的单输入选择电路(13)连接. . 【0405】 尽管在图25的示例中存在来自解码电路(174)的三个布线(107),但是255个布线是可能的。 请注意,第 256 条线连接到 GND 电位。 图44表示将OR电路组合电路设定电路部(104)内置的译码电路(174)移动到OR电路组合电路部(6)侧并内置的电路。 【0406】 在图26中,来自外部电路(169)的数字值为0或数字值为1的信号(147)被输入到存储器(241)的地址输入(150),用于输出或电路设置电路(121)和来自连接到存储器(241)的数据输出(151)的解码电路(176)的布线(123)用于输出或电路设置电路单元(121)连接到输出或电路组合电路 示出了在部分(8)中布置成格子的输出或电路组合电路单体(15)在垂直方向连接成三排的示例。 【0407】 从上数第一个译码电路(176)起的布线(123)与输出或电路组合电路部(8)的垂直方向左起第一列的输出或电路组合电路部(15)连接).从上数第二个译码电路(176)起的布线(123)是输出或电路组合电路部(8)的垂直方向左起第二行的输出或电路组合电路。与单元(15)连接,从上数第三个译码电路(176)引出的布线(123)是输出或电路组合的垂直方向左数第3列的输出电路部分(8)。它连接到一个单一的或电路组合电路(15)为 【0408】 尽管在图26的示例中有来自解码电路(176)的三根导线(123),但是255根导线也是可能的。 第 256 根线连接到 GND 电位。 另外,也可以将输出或电路设定电路部(121)中内置的译码电路(176)内置于图3所示的输出或电路组合电路部(8)中。 【0409】 在图27中,来自外部电路(169)的数字值为0或数字值为1的信号(147)被发送到输出电路设置电路的存储器(242)的地址输入端(150) (125).来自与输出电路设定电路(125)的存储器(242)的数据输出(151)连接的译码电路(178)的布线(127)与输出或电路组合电路(127)连接).示出了在8)中排列成格子的输出或电路组合电路单元(15)在水平方向上连接成三行的示例。 【0410】 从上数第一个解码器电路(178)起的布线(127)连接到输出或电路组合电路部分(8)的水平顶行中的输出或电路组合电路单元(15)。布线(127 )从上面数第二个解码器电路(178)连接到输出或电路组合电路部分(8)的从上面数第二个水平行中的输出或电路组合电路部分(8)。它连接到单体单元(15)和从上数第三个译码电路(178)引出的接线(127)为水平方向上数第三行的OR电路组合电路单元(6)。连接到单路组合电路(15)。 【0411】 尽管在图27的示例中存在来自解码电路(127)的三个布线(179),但是255个布线是可能的。 请注意,第 256 条线连接到 GND 电位。 另外,也可以将输出电路设定电路部(125)中内置的译码电路(127)内置于图3所示的输出或电路组合电路部(8)中。 【0412】 关于图1和10所示的比较值选择电路部分(4),将参考图36和37描述对比较值选择电路部分(4)的增加和改变。 【0413】 如图10所示,比较值为0时的单个比较值选择电路(11)和比较值为1时的单个比较值选择电路(10)水平连接。 【0414】 当比较值为0时,数字值1被输出到比较值选择电路部分(4)的配线(84),当比较值为0时,电路选择保持在比较值选择电路中单元(11),电路(88)的输出端(90)导通,与输出端(90)相连的MOSFET(91)也导通,源极侧为比较值选择电路的输出端当比较值是0时单独。(19),并且当比较值是0时,比较值选择电路单元(11)的输出(19)变为0。 【0415】 比较值为0时的比较值选择电路单元的输出端(19)为异或电路单元(12)的两个输入端中连接到输入选择电路单元的输出端(17)的异或信号。连接到异或电路单元(12)的剩余一侧输入(21),其不是异或电路单元的一侧输入(16)。 【0416】 当比较值为1时,数字值1被输出到比较值选择电路部分(4)的配线(85),当比较值为1时,电路选择保持在比较值选择电路中单元(10),电路(92)的输出端(94)导通,与输出端(94)相连的MOSFET(95)也导通,源极侧单独为比较值选择电路(10 ),当比较值为1时,比较值选择电路单元(10)的输出(18)变为1。 【0417】 比较值为1时的比较值选择电路单元(10)的输出(18)为异或电路单元(12)的两个输入的输入选择电路单元的输出(17)。其连接到异或电路单元(12)的剩余一侧输入(21)而不是它所连接的一侧输入(16)。 【0418】 参照图35和36,使用外部信号作为比较值的比较值选择电路部分(186)可以通过外部信号设置为0或1的数字值。添加外部信号输入1(180)和外部信号输入2(184)单独启用/禁用比较值选择电路(10)的输出(18)。添加连接MOSFET(182)和MOSFET(183)以进行切换的布线(181)。 【0419】 MOSFET(182)是负输出MOSFET,其中MOSFET源-漏极在栅极关闭时导通,而MOSFET源-漏极在栅极导通时关闭。 【0420】 当来自外部的信号输入1(180)为数字值1时,比较值选择电路(10)的输出(18)被负输出MOSFET(182)无效,异或它不作为信号输入到电路单元(12)中两个输入的一侧上的输入(21)。 被变为负输出的MOSFET(182)无效,并且不作为信号输入到异或电路单元(12)的两个输入的一侧上的输入(21)。 【0421】 当外部信号输入1(180)为数字值1时,外部信号输入2(184)由MOSFET(183)使能。 【0422】 当外部信号输入 2(184)使能时,来自外部信号输入 2(184)的数字值 0 或数字值 1 信号异或 成为两个输入中一侧输入(21)的信号在电路单元(12)中。 【0423】 外部信号输入1(180)和外部信号输入2(184)由外部电路(179)产生。 【0424】 外部电路(179)可以是包括微处理器的数字电路、可编程逻辑控制器、分立元件组装的逻辑电路或手动信号输入电路,只要是可以输入设定值1或0的电路即可。 【0425】 关于图1和图10所示的比较值选择电路部分(4),将描述第二电路的功能附加。 【0426】 将参考图37和38描述比较值选择电路部分(4)的添加和改变。 【0427】 在图38所示的电路中,通过将比较值选择电路部分(4)改变为与输入选择电路部分(3)相同的电路配置(185),比较值可以是数字值0或与输入选择电路部分(3)相同的电路配置(185)的输入(208)的数字值是比较值随时间在数字值0和数字值1之间变化的电路固定为 1. 的值可以通过暂时将输入的数字值更改为 来创建。 【0428】 此外,如图39所示,使用外部信号作为比较值的比较值选择电路(186)和可以通过输入改变比较值的输入选择电路(3)具有相同的电路配置(185 ). 混合也是可能的。 【0429】 此外,如图38所示,使用外部信号作为比较值的比较值选择电路部分(186)和可以通过输入改变比较值的输入选择电路部分(3)具有相同的电路配置(185). 混合也是可能的。 【0430】 参照图37和38,比较值选择电路部分(4)中增加和改变的电路的输出是异或电路单元(12)的两个输入的输入选择电路。它连接到输入(21)在异或电路单元 (12) 的另一侧代替输入 (20) 在连接到单元的输出 (17) 的一侧。 【0431】 非冯·诺依曼型电路可以如图所示创建一个输入选择电路部分(3)和一个比较值选择电路部分(4)。接下来是OR电路组合电路部分(6),然后NOT电路部分(7),然后是OR电路组合部分(8)用于输出。将描述其中组合电路部分(6)被AND电路组合电路部分(188)代替的电路配置。 【0432】 图17和图18所示的AND电路组合电路单元(187)和AND电路组合电路单元(188)用于将OR电路组合电路单元(6)替换为AND电路组合电路单元(188)。 . 【0433】 如图17所示,关于在OR电路组合电路单元(13)的输出侧具有单个NOT电路(14)的电路的配置,如图17所示,将非电路单元(14)移动使电路单元(14)成为一定的电路结构。 【0434】 综上所述,电路配置被改变为包括NOT电路部分(7),然后是AND电路组合电路部分(188),然后是用于输出的OR电路组合电路部分(8)。 【0435】 首先,数字值1被输出到与从异或选择设置电路部分(36)的输出(29)中选择的数目相同数目的异或电路组合电路异或选择布线(33)。 【0436】 OR电路组合电路的异逻辑和选择布线(33)是将连接到异逻辑和选择设定电路部(36)的输出端(29)的布线(30)分支分布的布线。连接到OR电路组合电路部分(6)通过连接(35)接线。 【0437】 另外,从AND电路组合电路部(188)中排列成格子状的所有单个AND电路组合电路(187)中,选择水平方向的一行的所有单个AND电路组合电路(187)的方法.与OR电路组合电路使用异或选择接线(33)的电路配置完全相同,故采用OR电路组合电路的异或选择接线(33)的名称和电路配置。解释。 【0438】 OR电路组合电路异或选择接线(AND电路组合电路部分(188)(33)中所有单个AND电路组合电路(187)呈格状排列的数字值为1组,数字值为1 1被输入到水平方向上的一行中的所有AND电路组合电路单元(187)。 【0439】 OR电路组合电路的异或选择配线(33)与单AND电路组合电路(187)中的MOSFET(189)连接。 【0440】 其结果,输入了数字值1的水平1行的所有单AND电路组合电路(187)的MOSFET(189)导通。 【0441】 从AND电路组合电路部分(188)中排列成格子的所有单个AND电路组合电路(187)中选择一纵行的所有单个AND电路组合电路(187)的方法与电路配置完全相同使用或电路组合电路设置电路单元(104)。 【0442】 接着,使用OR电路组合电路设定电路部(104)的名称和电路结构,说明选择垂直方向1列的所有单个AND电路组合电路(187)的方法。 【0443】 在或电路组合电路设置电路单元(104)的输出端(105),对与电路组合电路单元(188)中呈格子状排列的所有与电路组合电路单元(187)进行或电路组合。 ). 将数字值1输入到与电路设置电路部分( 104). 是。 【0444】 OR电路组合电路设定电路单元(104)的输出端(105)、AND电路组合电路单元(188)与AND电路组合电路单元(187)中的MOSFET(191)的接线(190) ) 已连接。 【0445】 其结果,输入了数字值1的AND电路组合电路部(188)的1列中的所有单个AND电路组合电路(187)的MOSFET(191)导通。 【0446】 从AND电路组合电路部(188)内呈格子状排列的所有AND电路组合电路单元(187)中的OR电路组合电路的异或选择配线(33)输入数字值1。 (189)在水平方向的一排中的所有AND电路组合电路单元(187)中导通,在输入数字值1的垂直方向中的AND电路组合电路单元(187)中。MOSFET( 191)中一排所有AND电路组合电路单元(187)导通。 【0447】 换言之,MOSFET(189)和MOSFET(191)仅对从排列成网格状的所有单AND电路组合电路(187)中选择的单AND电路组合电路(187)成为导通。 【0448】 在除被选择的AND电路组合电路单元(187)之外的其余输入选择电路单元(187)中,MOSFET(189)和MOSFET(191)中的一个或两个截止。 【0449】 换句话说,MOSFET 189和191是从AND电路组合电路部分188中以网格图案排列的所有单个AND电路组合电路187中选择的,使得MOSFET 189和191同时导通。 AND电路组合电路(187)可用。 【0450】 MOSFET(191)的漏极连接到Vcc。 【0451】 MOSFET(191)的源极侧与MOSFET(189)的漏极侧相连,MOSFET(191)与MOSFET(189)AND连接。 【0452】 电路选择保持电路(192)的设置输入(193)连接到MOSFET(189)的源极侧。 【0453】 因此,数字值1或1或ON的信号被输入到电路选择保持电路(192)的设定输入(193)。 【0454】 严格来说,输入到set input(193)的电压比Vcc低了MOSFET(189)和MOSFET(191)导通时器件电阻引起的电压降。但是,作为数字电路的数字值是 1。 【0455】 单与电路组合电路(187)中的电路选择保持电路(192)的设定输入端(193)输入1的数字值或1或ON的信号时,电路选择保持电路(192)输出(194)导通,与电路选择保持电路(192)的输出(194)连接的MOSFET(195)导通。 【0456】 另外,在电路选择保持电路(192)的输出(194)所连接的栅极上施加的电压为截止时,始终导通的MOSFET(196)、(197)与栅极连接。 MOSFET 196 和 MOSFET 197 导通,MOSFET 197 截止。 【0457】 连接到电路选择保持电路192的输出194的MOSFET 195导通,MOSFET 196和197截止。 【0458】 即使输入电路选择保持电路(192)的设定输入(193)的数字值或信号为0或OFF,电路选择保持电路(192)的输出(194)和输出(194)也为保持 MOSFET (195) 的导通状态和 MOSFET (196) 和 (197) 的关断状态。 【0459】 电路选择保持电路(192)为RS触发器电路,当Vcc或数字值1输入到设定输入端(193)时,电路选择输出端(194)的数字值为1保持电路 (192) 被保持。 从连接复位电路的输出端(205)和电路选择保持电路(192)的复位输入端(47)的布线(48)向复位输入端(47)输入Vcc或数字值1。 ,电路选择保持电路(192)的输出端(193)的数字值变为0,与电路选择保持电路(192)的输出端(193)相连的MOSFET(195)截止,栅极常开MOSFET 196和197在施加电压关闭时导通。 【0460】 此外,电路选择保持电路(192)可以改变为浮栅型MOSFET(24),这是一种闪存技术。 即使用于向浮动栅极MOSFET(24)施加栅极电压的Vcc被关闭,即0V,浮动栅极MOSFET(24)的输出数字值也保持为1。 浮栅型MOSFET(24)的栅极侧连接有用于去除浮栅电荷的布线(25)。 【0461】 综上所述,在AND电路组合电路部(188)中,从呈格子状排列的所有单个AND电路组合电路(187)中选择的单个AND电路组合电路(187)中的电路选择保持。MOSFET 195连接到电路192的输出194导通,MOSFET 196和197截止。 【0462】 与AND相连的异或电路单元(12)的输出端(22)和非电路单元(14)的输出端(26)为与电路组合电路单元(187)中的MOSFET(198)相连。通过接线 (204) 连接到栅极。 【0463】 即,输入与电路组合电路单元(187)的数字值0或1的数字值与异或电路单元(12)的输出(22)相与。由NOT 电路单元 (14) 的输出 (26)。 【0464】 MOSFET(198)和MOSFET(197)的漏极连接到Vcc。 【0465】 MOSFET 198和MOSFET 197的源极侧连接到MOSFET 195和MOSFET 196的漏极侧。 【0466】 MOSFET(195)和MOSFET(196)的源极侧成为单个AND电路组合电路(187)的输出(199)。 【0467】 将描述创建用于单个AND电路组合电路(187)的AND电路的方法。 【0468】 若OR电路组合电路设定电路部(104)的输出端(105)所选择的垂直列中的单个AND电路组合电路(187)的个数固定,则垂直列中的单个AND电路组合电路(187)垂直方向将是 可以选择多项。 【0469】 此时,如果从异或选择设定电路部(36)的输出(29)中选择了多个数,则选择垂直方向的多个AND电路组合电路单元(187),AND电路组合电路单元( 187) 创建。 【0470】 在垂直方向上,如果多次被选中的单个AND电路组合电路(187)的输出(199)的数字值为0,则被选中的整个单个AND电路组合电路(187)的输出将输出一个数字值的 0。 【0471】 在垂直方向上,只有当多选与电路组合电路单元(187)的输出(199)全部为1的数字值时,多选与电路组合电路单元(187)的输出才为数字。输出值为 1。 【0472】 即,从AND电路合成部(188)中选出的多个单一的AND电路合成电路(187)是AND电路。 【0473】 由于多个AND电路组合电路单元(187)在垂直方向上串联连接,因此每个AND电路组合电路单元(187)中的多个MOSFET的器件电阻会产生压降。 因此,各AND电路组合电路单元(187)之间连接有用于电压维持的缓冲电路(203)。 【0474】 因此,可以将OR电路组合电路部(6)置换为AND电路组合电路部(188),构成能够制作的非冯诺依曼型电路。 【0475】 作为图18的例子,OR电路是从AND电路组合电路部(188)的纵三列和横三列的格子状排列的全部1个AND电路组合电路(187)中选择的OR电路。 ).连接组合电路设定电路部(104)的输出端(105)与AND电路组合部(188)的布线(190)、纵三行布线中左起第一条布线(200)、横三排中的或电路组合电路的异或选择接线(33)连接到单与电路组合电路(187)中,横三排最上面的第一根导线(201),两个与电路组合电路单元(187)由三条横向走线中从上数第二条走线(202)选取。 这两个被选择的AND电路组合电路单元(187)形成AND电路。 【0476】 另外,AND电路组合电路部(188)中纵横排列的所有单个AND电路组合电路(187)在垂直方向和水平方向的列数可以是任意的。例如,64行可以是垂直方向64行,水平方向64行,也可以是垂直方向512行,水平方向512行。 根据本发明创建电路配置的示例 【0477】 图30示出了非诺伊曼型电路的示例,其特征在于对于多个数字输入值的组合统一确定数字输出值的电路。 【0478】 将描述用于创建图30的电路的过程。 【0479】 如图21所示,异或选择设置电路(36)、输入选择设置电路(65)、比较值选择设置电路(81)、或电路组合电路设置电路(104)、输出端。 OR电路设定电路部(121)和输出电路设定电路部(125)的6个存储器连接(165)和(166),地址编号相同,所以6个存储器为 ,当相同的公共地址时指定 number 时,读取写入 6 个存储器中每个相同地址 number 的数据。 【0480】 如图所示异或选择设置电路(36)、输入选择设置电路(65)、比较值选择设置电路(81)、或电路组合电路设置电路(104)、输出或电路。写入设定电路部(121)和输出电路设定电路部(125)的6个存储器的数据,分别设定为读取模式,通过各存储器的芯片选择器使6个存储器全部有效。然后,以16进制表示的0000~0007的顺序指定公共地址编号(165),按照指定地址的顺序读取6个存储器中的数据。 【0481】 图30所示的非冯·诺依曼型电路,其特征在于对多个数字输入值的组合统一决定数字输出值的电路,是异或选择设定电路(36),输入选择设定电路部(65)、比较值选择设定电路部(81)、OR电路组合电路设定电路部(104)、输出OR电路设定电路部(121)、输出电路设定电路部6个存储器中写入的数据在公共输入地址(165)中以16进制数0000~0007的顺序指定(125)的数据,按照指定的输入地址的顺序写入的数据可以通过读取来创建。 【0482】 图28表示异或选择设定电路(36)的存储器(237)的地址编号(210)、写入存储器的数据(226)、数据(247)的内容说明。和输入选择设置电路部分。存储器(238)的地址号(211)用于(65),要写入存储器的数据(227),数据内容的描述(248),以及用于比较值的存储器(239)选择设定电路部(81)的地址编号(212)、写入存储器的数据(228)、数据内容的说明(249)、OR电路组合电路设定电路部(240)的存储器(240)的地址编号(213)( 104)、写入存储器数据(229)、数据内容说明(250)、存储器(241)的地址号(214)用于输出OR电路设置电路单元(121)、待写入存储器的数据(230) 、数据内容的说明说明(251)、输出电路设定电路部(125)的存储器(242)的地址编号(215)、写入存储器的数据(231)、数据内容的说明(252) . 【0483】 要将数据写入六个存储器,请使用正常的存储器写入程序。 设置内存为写模式,用片选器选择内存,设置地址,写入内存中的数据。 【0484】 00、01、02作为异或选择设定电路(36)的存储器地址编号(210)的16进制数0000~0007写入存储器的数据(226)、FF、FF、FF、FF。 【0485】 输入选择设定电路部(65)用存储器地址编号(211)的16进制数0000~0007写入存储器(227)的数据为00、01、02、FF、FF、FF、FF。 【0486】 比较值选择设定电路部(81)的存储器地址编号(212)为16进制数0000~0007,写入存储器的数据(228)为16进制数01、00、01。写入FF , FF, FF, FF。 【0487】 OR电路组合设定电路部(104)的存储器地址编号(213)的16进制数0000~0007,写入存储器(229)的数据为16进制数00、00、01。写入FF,快,快,快。 【0488】 00, 01, 00 十六进制表示为要写入存储器(230)的数据 0000 到 0007 十六进制表示的存储器地址号(214) 用于输出 OR 电路设置电路单元(121) , 01, FF, FF, FF . 【0489】 输出电路设定电路单元(125)的存储器地址编号(215)的16进制数为0000~0007,写入存储器(231)的数据为16进制数的00、00、01。写入01、FF , FF, FF. 【0490】 参考图28和30,将描述以针对多个数字输入值的组合统一确定数字输出值的电路为特征的非诺伊曼型电路。 【0491】 异或选择设定电路(36)的存储器(237)的地址号(210)读取16进制写入的00为16进制的000时,异或选择设定电路(36)的输出接线(286)分路配线部(216)中的分路输入异或选择配线(260)中的分路输入选择电路单元(9)中,输入选择电路中呈格子状排列的所有输入选择电路单元(9)中连接的部分(217) (3)部分,从上数第一横行的输入选择电路单元(9)全部被选中。 【0492】 接着,读出输入选择设定电路部(65)用存储器(238)的地址编号(211)的十六进制0000写入的数据(227)时,从所有输入选择中读出十六进制00。输入选择电路部分(3)中呈格子状排列的电路单元(9),通过布线(261)选择纵列中左起第一列的所有输入一个选择电路(9)。 【0493】 结果,单输入选择电路(218)被选择。 【0494】 异或选择设定电路(36)的存储器(237)的地址号(210)读取16进制写入的00为16进制的000时,异或选择设定电路(36)的输出接线(286)分路配线段(216)中分路段(217)连接到分路的比较值异或选择线路(267)。因此,所有比较值选择电路单元(11)当比较值为0且比较值选择电路单元(10),当比较值为1时,全部设置在比较值选择电路单元(4)中。从中选择最上面为0和比较值为1时的比较值选择电路单元(10)。 【0495】 接着,从比较值选择设定电路部(81)用存储器(239)的地址编号(212)中写入16进制数0000的数据(228)中读出16进制数01。然后,配线( 262)当一列中的所有比较值都为1时,选择设置在比较值选择电路部分(4)中的单个比较值选择电路(10)。 【0496】 结果,选择比较值为1的单个比较值选择电路(219)。 【0497】 异或选择设定电路(36)的存储器(237)的地址号(210)读取16进制写入的00为16进制的000时,异或选择设定电路(36)的输出接线(286)单元(217)连接在布线单元(216)中,用于分支和分配,分支或电路组合异或电路组合选择接线(270),从网格排列的所有单个或电路组合电路(13)中在OR电路组合电路部分(6)中的模式中,从顶部单形(13)的第一水平行中的所有OR电路组合电路被选择。 【0498】 接着,OR电路组合电路设定电路部(104)的存储器(240)的地址编号(213)中写入16进制数0000的数据(229)变为16进制数00。读出时,从配线(263)、从OR电路组合电路部(6)中排列成格子状的所有OR电路组合电路单体(13)中,选择第1列左起第1列。 【0499】 结果,选择单一或电路组合电路(220)。 【0500】 输出电路设定电路(125)的存储器(242)的地址编号(215)的16进制数0000中写入的数据(231)被读取时,在(264)的布线中,从上部起第一个水平行选择输出或电路组合电路部分(8)中呈格子状排列的所有输出或电路组合电路单元(15)作为单个输出或电路组合电路单元(15)。 【0501】 接着,读出输出OR电路设定电路部(121)用存储器(241)的地址编号(214)的16进制数0000写入的数据(230)。然后,从左起,在1纵列中,从布线(265)处的输出或电路组合电路段(8)中呈格子状排列的所有输出或电路组合电路单体(15)中选择第一列的所有输出或电路组合电路单元(15) . 【0502】 结果,选择单输出或电路组合电路(221)。 【0503】 异或选择设定电路(36)的存储器(237)的地址号(210)的十六进制写入的01读取数据(226)的16进制写入01时,异或选择设定的输出接线(286)分路配线部(216)和分路输入异或选择配线(260)中的分路段(217),从输入选择中排列成格子状的所有输入选择电路单元(9)中电路部分(3)中,水平行从上数第二行的所有输入选择电路单元(9)被选择。 【0504】 接着,读出输入选择设定电路部(65)用存储器(238)的地址编号(211)的16进制数0001写入的数据(227)时,从所有输入选择电路读出16进制数01。在输入选择电路部(3)中排列成格子状的单元(9),通过布线(267)选择第一列左起第二列的所有输入的一个选择电路(9)。 【0505】 结果,单输入选择电路(222)被选择。 【0506】 异或选择设定电路(36)的存储器(237)的地址号(210)中写入16进制数据(226)中写入16进制的00时,异或选择设定的输出接线(286)电路部分在分路配线部分(216)中连接(217)至分支的比较值异或选择线路(267)。因此,所有的比较值选择电路单元(11)当比较值为0且比较值选择电路单元(10),当比较值为1时,全部设置在比较值选择电路单元(4)中。其中,单个比较值选择电路(11),当比较值为1时从上数第二行为0,选择比较值为1时的单比较值选择电路(10)。 【0507】 接着,在比较值选择设定电路部(81)用存储器(239)的地址编号(212)中,从以16进制表示的0001写入的数据(228)中读出16进制表示的00。然后,布线( 268)当一纵列中的所有比较值都为0时,选择设置在比较值选择电路部分(4)中的单个比较值选择电路(11)。 【0508】 结果,选择比较值为0的单个比较值选择电路(223)。 【0509】 异或选择设定电路(36)的存储器(237)的地址编号(210)的十六进制写入01读取数据(226)的16进制写入01时,异或选择设定的输出接线(286)电路单元(217)连接在布线单元(216)中进行分支配线,分支布线(266)连接到OR电路组合电路单元(6),所有OR电路组合电路单元(13)在从上数第二行是从所有排列成格子状的OR电路组合电路单元(13)中选出的。 【0510】 接着,OR电路组合电路设定电路部(104)的存储器(240)的地址编号(213)的十六进制0001写入的数据(229)变为十六进制00。读出时,从配线(263)、从OR电路组合电路部(6)中呈格子状排列的所有OR电路组合电路单体(13)中,选择第1列左起第1列。 【0511】 结果,选择单一或电路组合电路(224)。 【0512】 如果读出输出电路设定电路(125)用存储器(242)的地址编号(215)的十六进制0001写入的数据(231),则在(264)的布线中,从上部起第一个水平行选择输出或电路组合电路部分(8)中呈格子状排列的所有输出或电路组合电路单元(15)作为单个输出或电路组合电路单元(15)。 【0513】 接着,读取数据(230)的16进制数01写入存储器(241)的地址编号(214)的16进制数0001,用于输出OR电路设定电路部(121)。然后,从左起,在垂直行中,从布线(269)处的输出或电路组合电路部分(8)中呈格子状排列的所有输出或电路组合电路单元(15)中第二列的所有输出或电路组合电路单元(15)是选择。 【0514】 结果,选择单输出或电路组合电路(225)。 【0515】 异或选择设定电路(36)的存储器(237)的地址号(210)中写入16进制的数据(226)中写入16进制的02写入时,异或选择的输出接线(286)分路配线部(216)和分路输入异或选择接线(260)中连接设置电路部分(217),从输入中呈格子状排列的所有输入选择电路单元(9)中选择电路部分(3)时,水平行从上数第三行的所有输入选择电路单元(9)被选择。 【0516】 接着,读出输入选择设定电路部(65)用存储器(238)的地址编号(211)的16进制数0002写入的数据(227)时,从所有输入选择电路读出16进制数02。输入选择电路部(3)中排列成格子状的单元(9)时,布线(271)选择第1纵列的左起第3列的所有输入,选择一个选择电路(9)。 【0517】 结果,单输入选择电路(232)被选择。 【0518】 异或选择设定电路(36)的存储器(237)的地址号(210)中写入16进制的数据(226)中写入16进制的02写入时,异或选择的输出接线(286)分路配线部(216)中的设定电路部分(217)连接到分支的比较值异或选择线路(267)。因此,当比较值为0时,所有的比较值选择电路单元(11)比较值为1时的比较值选择电路单元(10)均设置在比较值选择电路单元(4)中。其中,比较值选择电路单元(11)为比较值时的比较值选择电路单元(11)。从上数第三行为0,比较值为1时选择比较值选择电路单元(10)。 【0519】 写入比较值选择设定电路(81)的存储器(239)的地址编号(212)的十六进制0002的数据(228)读出十六进制01。在(262)处,单比较值选择电路(10)设置在比较值选择电路部分(4)中,选择一纵列中所有比较值均为1的比较值。 【0520】 结果,选择比较值为1的单一比较值选择电路(233)。 【0521】 异或选择设定电路(36)的存储器(237)的地址号(210)中写入16进制的数据(226)中写入16进制的02写入时,异或选择的输出接线(286)设置电路单元(217)在接线单元(216)中进行分支分配,分支或电路组合异或电路组合选择接线(270),来自布置在一个中的所有单个或电路组合电路(13)在OR电路组合电路部分(6)的网格图案中,选择第一行Simplex(13)中从上数第三行的所有OR电路组合电路。 【0522】 OR电路组合电路设定电路部(104)用存储器(240)的地址编号(213)的16进制数0002写入的数据(229)被读出时,读出16进制数的01。布线(271)中, OR电路组合电路部分(6)中呈格子状排列的所有OR电路组合电路单体(13),左起第一纵列和第二列的所有单元一个OR电路组合电路(13 ) 被选中。 【0523】 结果,选择单一或电路组合电路(234)。 【0524】 输出电路设定电路(125)的存储器(242)的地址编号(215)的数据(231)写入16进制数0002,读出16进制数01。在(272)处,所有输出OR电路组合电路的从上数第2行( 15)在输出或电路组合电路部分(8)中呈格子状排列,选用单输出或电路组合电路单元(15)。 【0525】 接着,读出输出OR电路设定电路部(121)用存储器(241)的地址编号(214)的16进制数0002写入的数据(230)。然后,从左起,在1纵列中,从布线(265)处的输出或电路组合电路段(8)中呈格子状排列的所有输出或电路组合电路单体(15)中选择第一列的所有输出或电路组合电路单元(15) . 【0526】 结果,选择单输出或电路组合电路(235)。 【0527】 读出输出电路设定电路(125)用存储器(242)的地址编号(215)的16进制数0003写入的数据(231)时,从上数第2行(272)的布线选择输出或电路组合电路部分(8)中呈格子状排列的输出或电路组合电路(15)作为单输出或电路组合电路单元(15)。 【0528】 接着,将存储器(241)的地址编号(214)中写入16进制数0003的数据(230)中读取写入16进制数的01,用于输出OR电路设定电路部(121)。然后,从配线(269),全部输出OR输出或电路组合电路部分(8)中呈格子状排列的电路组合电路单体(15)从左起一列竖直排列,第二列的所有输出或电路组合电路单元(15)均被选中. 【0529】 结果,选择单输出或电路组合电路(236)。 【0530】 据此,图30的电路可以用存储在图30所示的存储器中的数据创建。 【0531】 另外,在根据本发明的非冯·诺依曼型电路中,数字输出值由数字输入部分的输入值、数字输入值、数字数据的组合统一确定进行比较,并且可以由第三方通过确认图3所示的存储器中的数据来确认电路配置。 【0532】 因此,在对数字输入值统一决定数字输出值的电路中,确认数字比较值的内容时,或程序设计者以外的人追加电路进行改善时,变得容易添加电路的人以外的人确认添加电路的位置。 【0533】 图31示出图30所示电路的简化等效电路,其中针对多个数字输入值的组合统一确定数字输出值。 【0534】 将解释图31中所示的电路。 【0535】 在图31所示的电路中,当输入编号00(253)的数字值为1时,异或(254)的输出变为0,输入编号01(255)的数字值变为0。当输入0,异或(256)的输出变为0,非电路(257)的输出只有当输入数00和输入数01的异或输出都为0时才变为1。 , 输出编号 00 (258) 和输出编号 01 (259) 的输出变为数字值 1。 【0536】 或者,当数字值 1 被输入到输入编号 02 (273) 时,异或 (274) 的输出变为 0,NOT 电路 (275) 的输出变为 1,并且输出编号变为 00。 (258)和输出编号01(259)都是1的数字值。 【0537】 此外,如果输入编号 00 或输入编号 01 或两者的异或输出为 1,并且输入编号 02 (273) 的输入为数字值 0,则输出编号 00 ( 258) 和输出编号 01 ( 259) 将是数字值 0。 【0538】 对于根据本发明的多个数字输入值的组合统一确定数字输出值的非诺依曼型电路可以用电子电路图来表示。 可以用电子电路图表示的电路可以形成为单晶或化合物半导体衬底上的集成电路中的半导体芯片。 用梯形语言表达的本发明的非冯·诺依曼电路的描述 【0539】 图32示出了使用梯形语言的电路图,该电路图以与图31和31中的多个数字输入值的组合统一确定数字输出值的电路相同的方式操作。 【0540】 即,根据本发明的对于多个数字输入值的组合统一确定数字输出值的非冯·诺依曼电路是使用梯形语言的电路图,它是一种虚拟的非-冯·诺依曼电路。可以创建。 【0541】 图31所示的输入(253)对应于图32所示的输入(278),图31所示的输入(255)对应于图273所示的输入(279)对应于输入图32所示的输出(280)、图31所示的输出(258)对应于图32所示的输出(281)、图31所示的输出(259)对应于图32所示的输出(282)在 【0542】 如图30、图31、图32所示,图31所示的等价电路和使用图30所示的梯形语言表示的电路,能够通过输入值的组合统一决定数字输出值的电路来制作。 【0543】 图33显示输出(283)以梯形语言反馈到输入(284)以创建自保持电路。 【0544】 图34表示与图33相同的自保持电路作为本发明的非纽曼型电路的等效电路。 【0545】 在图34所示的本发明的非冯·诺依曼型电路的等效电路中,通过将输出端(285)与反馈到输入端(116)的布线(246)连接,同样的自保持电路可以创建如图所示。 【0546】 也就是说,根据本发明,可以使用以对于多个数字输入值的组合统一确定数字输出值的电路为特征的非诺伊曼型电路来创建自保持电路。 . 【0547】 图39显示了非诺伊曼型电路的两个等效电路,其特征在于根据本发明的电路统一确定多个数字输入值的组合的数字输出值。这里是一个例子,表明它们排列整齐。 【0548】 即,根据本发明的以针对多个数字输入值的组合统一确定数字输出值的电路为特征的非冯诺依曼型电路需要创建多个独立电路。可以混合多个独立创建的电路。 【0549】 制作图39所示的电路时,将单输入选择电路(9)、单OR电路组合选择电路(13)、输出用单OR电路组合电路(15)垂直排列成6列6。水平方向的行或更多行,数字值为 1 时比较值选择电路单独(10),数字值为 0 时比较值选择电路单独(11),异或电路单独(12)有必要在垂直方向使用 6 个或更多来配置电路。 【0550】 图40示出了非诺伊曼型电路的等效电路,其特征在于针对图4所示的根据本发明的多个数字输入值的组合统一确定数字输出值的电路,如图40所示。使用梯形图语言的电路图,这是一个虚拟的非冯·诺依曼电路。 使用梯形图语言的电路,即虚拟非冯诺依曼电路,显示为创建两个独立的虚拟非冯诺依曼电路。 【产业适用性】 【0551】 目前,CPLD 和 FPGA 是实现非冯诺依曼电路的两个主要群体,这些电路可配置和可配置用于电路创建。 本发明现提供第三种国产可配置非冯·诺依曼电路。 【0552】 对于自动控制、机器人、人工智能的开发者,通过提供本发明的能够创建电路、设置电路的非冯·诺依曼型电路,能够创建电路、设置电路。非冯·诺依曼型电路的选择范围将扩大,有助于技术的发展。 【图纸简要说明】 【0553】 【图1】 总体看法 【图2】 外围连接电路图 [图3] 多个外围连接电路示例图 【图4】 接线分支、分配、异或选择接线图 [图5] 基本常用电路图 [图6] 基本常用电路,浮栅MOS图 [图7] 常用电路、外围连接图 [图8] 单输入选择电路图 [图9] 输入选择电路部分,三纵三横图 [图10] 单独比较选择电路,0和1图 [图11] 比较/选择电路,三并联图 [图12] 比较值与异或输出值显示电路图 [图13] OR电路组合电路单元图 [图14] OR电路组合电路部分,3纵3横图 [图15] 输出或电路组合电路单元图 【图16】 输出OR电路组合电路部分,3纵3横图 [图 17] AND电路组合电路单元图 [图18] AND电路组合电路部分,三纵三横图 [图19] 设置电路图 [图20] 解码电路图 [图21] 6个存储器的设定电路、连接图 [图22] 异或选择设定电路框图 [图23] 输入选择设定电路图 [图24] 比较值选择设定电路框图 [图25] OR电路组合电路设置电路图 [图26] 输出或电路设置电路图 [图27] 输出电路设定电路图 [图28] 设置电路部分存储器中的数据设置图 [图29] 复位电路图 [图30] 异或选择设定电路部分接线分支分布图 [图31] 等效电路图 [图32] 梯形图语言示意图 [图33] 梯形图自保持电路图 [图 34] 等效电路自保持电路图 [图35] 单独增加比较值选择电路的变化图 [图36] 比较值选择电路附加改动示意图 [图37] 比较值选择电路变化1图 [图38] 改变比较值选择电路part 2图 [图39] 等效电路的多个原理图 【图40】 梯形图语言的多个原理图 【图41】 输入选择电路部分,纵8×横8图 【图42】 异或设置电路部分内置译码电路图 【图43】 输入选择电路内置译码电路图 【图44】 OR电路组合电路部分内置译码电路图 【符号说明】 【0554】 1 输入部分 2 输出部分 3 输入选择电路 4 比较值选择电路 5 异或电路部分 6 OR电路组合电路部分 7 NOT电路部分 8 输出或电路组合电路部分 9 单输入选择电路 10 比较值为1时单独比较值选择电路 11 比较值为0时单独比较值选择电路 12 异或电路单元 13 OR电路组合电路单元 14 NOT电路单独 15 输出用OR电路组合电路单元 16 输入为单输入选择电路 17 单输入选择电路输出 18 比较值为1时比较值选择电路单独输出 19 比较值为 0 时比较值选择电路单独输出 20 异或电路一侧单独输入 21 单独异或电路的剩余一侧输入 22 单异或电路输出 23 单或电路组合电路输入 24 OR电路组合电路单路输出 25 单非电路输入 26 单个 NOT 电路的输出 27 输入单或电路组合电路输出 28 输出或电路组合电路输出 29 异或选择设定电路输出 30 连接到异或选择设置电路输出的接线 31 输入异或选择接线 32 比较值异或选择接线 33 OR电路组合电路专用OR选择接线 34 异或选择设定电路部分的输出接线分支分配接线部分 35 分支和分布式接线的连接 36 异或选择设定电路 37 选择电路 38 连接电路设置输出和选择电路的接线 39 单选电路 40 个 MOSFET 41 将第二个备用电路设置的输出连接到选择电路部分的接线。 42个MOSFET 43电路选择保持电路 44 电路选择保持电路设定输入 45 电路选择保持电路输出 46 个 MOSFET 47 电路选择保持电路复位输入 48 复位电路复位输入与电路选择保持电路的接线 49 浮栅MOSFET 50 引出浮栅电荷的接线 51 电路配置的输出 52 来自第二个备用电路设置的输出 53 水平三排电线中从上数第二根电线 54 垂直三排电线中左数第二根电线 55单选电路 56 单选电路输入 57 接线 58 个 MOSFET 59 单选电路输出 60 Vcc 和连接到 MOSFET 漏极侧的接线 61 接线 62 输出到单选电路 63 GND 电位和连接 64 个 MOSFET 65 输入选择设定电路 66 输入选择设定电路块的输出 67 输入选择设定电路输出与输入选择电路的接线 68 个 MOSFET 69 电路选择保持电路 70 电路选择保持电路设定输入 71 电路选择保持电路输出 72 个 MOSFET 73 个 MOSFET 74 个 MOSFET 75 输入异或选择接线横三排接线从上数第二个接线 76 垂直三排电线中左数第二根电线 77 输入接线 78 个 MOSFET 79 单独输入选择电路的输出接线 80 连接 Vcc 和 MOSFET 漏极的接线 81 比较值选择设定电路 82 数字值 0 输出 83 数字值 1 输出 84 接线连接到比较值为 0 的比较值选择电路 85 接线连接到比较值为 1 的比较值选择电路 86 个 MOSFET 87个MOSFET 88电路选择保持电路 89 回路选择保持回路设定输入 90 电路选择保持电路输出 91个MOSFET 92电路选择保持电路 93 电路选择保持电路设定输入 94 电路选择保持电路输出 95 个 MOSFET 96 上数第二个比较值异或选择接线 97发光二极管 98 向外部输出信号 99 个 MOSFET 100 个 MOSFET 101发光二极管 102 向外部输出信号 103个MOSFET 104 OR电路组合电路设定电路部分 105 OR电路组合电路设定电路输出 106 垂直三排电线中从左边算起的第一根电线 107 连接OR电路组合电路设定电路部分和OR电路组合电路部分输出的接线 108个MOSFET 109电路选择保持电路 110 电路选择保持电路设定输入 111 电路选择保持电路输出 112个MOSFET 113个MOSFET 114 水平三排电线中从上数第一根电线 115 水平三排电线中从上数第二根电线 116个输入 117接线 118个MOSFET 119 单或电路组合电路输出接线 120 连接到 MOSFET 栅极的接线,单独强制关闭逆变电路的输出 121 OR circuit 输出设定电路 122 输出 OR 电路输出设定电路 123 连接输出或电路设置电路和输出或电路组合电路输出的接线 124个MOSFET 125 输出电路设定电路 126 输出电路设定电路输出 127 连接输出电路设定电路和输出或电路组合电路的接线 128个MOSFET 129电路选择保持电路 130 电路选择保持电路设定输入 131 电路选择保持电路输出 132个MOSFET 133 垂直三排电线中从左边算起的第一根电线 134 水平三排电线中从最上面数的第一根电线 135 连接单个 NOT 电路输出和单个 OR 电路组合电路输入的接线,用于所选输出 136个MOSFET 137 输出用OR电路组合电路输出接线 138 输出部分OR电路组合电路部分输出 139 当数字值 1 输入到栅极时关闭的 MOSFET 140 复位信号 141个MOSFET 142个MOSFET 143个MOSFET 144复位电路 145 复位开关 146个MOSFET 147 来自外部电路的数字 0 或数字 1 信号 148个MOSFET 149 设定电路 150 输入地址 151数据输出 152个回忆 153译码电路 154解码电路单独 155 解码电路单独输出 十六进制的 156 FF 或二进制的 1111 1111 157 接GND电位 158 00 十六进制或 0000 0000 二进制 159 用于关闭提供给解码电路的 Vcc 的触点 160非电路 161与非电路 162与电路 163 竖三排电线中左起第二根电线 164 译码电路接在异或选择设定电路的输出端 指定 165 个地址的 16 位数据 分支并分发指定 166 个地址的 16 位数据 167 三态缓冲器 168 外部信号输入控制三态缓冲器 169 外部电路 170 译码电路接存储器数据输出输入设定电路 171 水平三排电线中从上数第二根电线 172 译码电路接存储器数据输出比较值选择设定电路 173 与电路选择保持电路的复位输入并联。 174 译码电路接存储器数据输出为或电路组合电路设定电路部分 175 选择第一个 MOSFET 176 译码电路接存储器数据输出 OR 电路 输出设定电路 177 选择第二个 MOSFET 178 译码电路 接存储器数据输出 输出电路设定电路 179 外部电路 180 外部信号输入 1 181 连接外部信号输入 1 号、MOSFET 和成为负输出的 MOSFET 的接线 单独切换比较值选择电路输出的启用和禁用 182个MOSFET 183个MOSFET 184 外部信号输入 2 185 与输入选择电路相同的电路配置 186 以外部信号作为比较值的比较值选择电路 187 AND电路组合电路单元 188 AND电路组合电路部分 189个MOSFET 190 连接 OR 电路组合电路设置电路部分和 AND 电路组合电路部分输出的接线 191个MOSFET 192电路选择保持电路 193 电路选择保持电路设定输入 194电路选择保持电路输出 195个MOSFET 196个MOSFET 197个MOSFET 198个MOSFET 199 AND电路 组合电路单路输出 200 垂直三排电线中从左边算起的第一根电线 201 水平3排电线中从上数第一根电线 202 水平三排电线中从上数第二根电线 203缓冲电路 204接线 205 复位电路输出 207 MOSFET 强制关闭 208单路输入 209输出单元 210 异或选择设定电路的存储器地址编号 211 输入选择设定电路块的输入地址 212 比较值选择设定电路块输入地址 213 OR电路组合设定电路输入地址 214 输出或电路设置电路地址 215 输出电路设定电路地址 216 异或选择设定电路部分的输出接线分支分配接线部分 217 连接到用于分支和分配的布线 218 输入选择电路单元 219 比较值为1时的比较值选择电路单元 220 OR电路组合电路单元 221 输出用OR电路组合电路单元 222 输入选择电路单元 223 比较值为0时的比较值选择电路单元 224或电路组合电路单元 225 OR电路组合输出电路单元 226 异或选择设置电路写入存储器的数据 227 输入选择设定电路数据 228 比较值选择设定电路数据 229 OR电路组合设定电路数据 230 输出或电路设置电路数据 231 输出电路设定电路数据 232 输入选择电路单元 233 比较值为1时的比较值选择电路单元 234 OR电路组合电路单元 235 输出用OR电路组合电路单元 236 输出用OR电路组合电路单元 237 异或选择设定电路存储器 238 输入选择设定电路存储器 239 比较值选择设定电路存储器 240 OR电路组合电路设置存储器 241 Memory for OR circuit 输出电路设定电路 242 输出电路设定电路存储器 分支和分发指定 243 个地址的 16 位数据 指定 244 个地址的 16 位数据 245 输出数字值01反馈为输入地址01 246 接线反馈输出地址01到输入地址01 247异或选择设定电路数据内容说明 248 输入选择设定电路块的存储器数据内容说明 249 比较值选择设定电路块存储器数据内容说明 250 OR电路组合电路设定电路部分存储器数据内容说明 251 输出用OR电路设定电路的存储器数据内容说明 252 输出电路设定电路存储器数据内容说明 253 输入数字 00 254异或 255 输入数字01 256异或 257非电路 258 输出编号 00 259 输出编号 01 260接线 261接线 262接线 263接线 264接线 265接线 266接线 267接线 268接线 269接线 270接线 271接线 272接线 273 输入数字02 274异或 275非电路 276个MOSFET 277 连接外部信号输入 2 和 MOSFET 栅极的接线 278个输入 279个输入 280个输入 281个输出 282个输出 283个输出 284个输入 285个输出 286 异或选择设定电路部分输出接线