1.一种栅极驱动电路，其特征在于，包含：
第1级至第N级移位寄存器，分别提供第1级至第N级扫描信号至显示面板的第1至第N栅极线，其中N为大于或等于4的正整数；
起始信号线，耦接至所述第1级移位寄存器；以及
重设信号线，耦接至所述第1级至所述第N级移位寄存器；
其中所述第1级至所述第N级移位寄存器中的第m级移位寄存器包含第m主电路与第m放电电路；
其中所述第m主电路包含：
第m预充电单元，耦接至第一节点，且输出预充电信号至所述第一节点，其中所述第m预充电单元包含第一晶体管与第二晶体管，所述第一晶体管接收第一输入信号且耦接至所述第一节点，且所述第二晶体管接收第二输入信号且耦接至所述第一节点；
第m上拉单元，耦接至所述第一节点与第二节点，且输出所述第1级至第N级扫描信号中的第m级扫描信号至所述第二节点，其中所述第m上拉单元包含第三晶体管，且所述第三晶体管耦接至所述第一节点与所述第二节点，其中所述第三晶体管接收时钟信号且输出所述第m级扫描信号；以及
第m重设单元，耦接至所述第一节点，所述第m重设单元耦接至所述重设信号线，且所述重设信号线提供重设信号至所述第m重设单元，其中所述第m重设单元包含重设晶体管，且所述重设晶体管耦接至所述第一节点，其中所述重设晶体管设置在所述第二晶体管与所述第三晶体管间且接收所述重设信号；以及
所述第m放电电路包含：
第m下拉单元，耦接至所述第一节点与所述第二节点，且所述第m下拉单元接收下拉控制信号；
其中m为大于或等于1且小于或等于N的正整数；
其中所述第1级移位寄存器的第1主电路的第1预充电单元耦接所述起始信号线，且所述起始信号线提供起始信号至所述第1预充电单元；
其中所述栅极驱动电路包含第一金属层，所述第一金属层包含多个金属块，所述多个金属块中的一个金属块包含第i主电路的第i重设单元的所述重设晶体管的栅极以及第(i+1)主电路的第(i+1)重设单元的所述重设晶体管的栅极，所述多个金属块中的另两个金属块分别包含所述第i主电路的第i预充电单元的所述第二晶体管的栅极以及所述第(i+1)主电路的第(i+1)预充电单元的所述第二晶体管的栅极，所述多个金属块中的再两个金属块分别包含所述第i主电路的第i上拉单元的所述第三晶体管的栅极以及所述第(i+1)主电路的第(i+1)上拉单元的所述第三晶体管的栅极，其中i为大于或等于1且小于或等于N的奇数，所述金属块设置在所述另两个金属块与所述再两个金属块之间，且所述重设信号线设置在所述第i预充电单元的所述第二晶体管和所述显示面板的显示区域间以及设置在所述第(i+1)预充电单元的所述第二晶体管和所述显示面板的所述显示区域间。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述第i主电路耦接第(i+1)放电电路，且所述第(i+1)主电路耦接第i放电电路。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述第(i+1)放电电路耦接所述第i主电路的所述第一节点与所述第二节点，且所述第i放电电路耦接所述第(i+1)主电路的所述第一节点与所述第二节点。
4.如权利要求1所述的栅极驱动电路，其特征在于，所述第m重设单元在所述栅极驱动电路产生所述第1级至第N级扫描信号后重设所述第一节点的电位。
5.如权利要求1所述的栅极驱动电路，其特征在于，
所述第一晶体管的控制端用以接收所述第一输入信号，所述第一晶体管的第一端用以接收第一参考电位，且所述第一晶体管的第二端耦接至所述第一节点；以及
所述第二晶体管的控制端用以接收第二输入信号，所述第二晶体管的第一端用以接收第二参考电位，且所述第二晶体管的第二端耦接至所述第一节点。
6.如权利要求5所述的栅极驱动电路，其特征在于，
当m为1至2中的任一正整数时，所述第一输入信号为所述起始信号，且所述第二输入信号为所述第1级至第N级扫描信号中的第(m+3)级扫描信号；
当m为3至(N-3)中的任一正整数时，所述第一输入信号为所述第1级至第N级扫描信号中的第(m-2)级扫描信号，且所述第二输入信号为所述第1级至第N级扫描信号中的第(m+3)级扫描信号；以及
当m为(N-2)至N中的任一正整数时，所述第一输入信号为所述第1级至第N级扫描信号中的第(m-2)级扫描信号，且所述第二输入信号为结束信号。
7.如权利要求5所述的栅极驱动电路，其特征在于，
所述第三晶体管的控制端耦接至所述第一节点，所述第三晶体管的第一端用以接收时钟信号，且所述第三晶体管的第二端用以输出所述第m级扫描信号。
8.如权利要求1所述的栅极驱动电路，其特征在于，所述重设晶体管的控制端用以接收所述重设信号，所述重设晶体管的第一端用以接收参考电位，且所述重设晶体管的第二端耦接至所述第一节点。
9.如权利要求1所述的栅极驱动电路，其特征在于，第i下拉单元接收第一下拉控制信号，第(i+1)下拉单元接收第二下拉控制信号，且所述第一下拉控制信号与所述第二下拉控制信号在所述显示面板的显示画面状态中互为反相，其中i为大于或等于1且小于或等于N的奇数。
10.一种显示面板，其特征在于，所述显示面板具有显示区域和非显示区域，所述显示面板包含：
基板；
第1至第N栅极线，设置于所述基板上且位于所述显示区域中；
第一栅极驱动电路，设置于所述基板上且位于所述非显示区域中，所述第一栅极驱动电路包含：
第1级至第N级移位寄存器，所述第1级至第N级移位寄存器用以分别提供第1级至第N级第一扫描信号至所述显示区域中的所述第1至所述第N栅极线，其中N为大于或等于4的正整数；以及
起始信号线，设置于所述基板上且位于所述非显示区域中，所述起始信号线耦接至所述第1级移位寄存器；以及
第一重设信号线，设置于所述基板上且位于所述非显示区域中，所述第一重设信号线耦接至所述第1级至所述第N级移位寄存器；
其中所述第1级至所述第N级移位寄存器中的第m级移位寄存器包含第m主电路与第m放电电路；
其中所述第m主电路包含：
第m预充电单元，耦接至第一节点，且输出预充电信号至所述第一节点，其中所述第m预充电单元包含第一晶体管与第二晶体管，所述第一晶体管接收第一输入信号且耦接至所述第一节点，且所述第二晶体管接收第二输入信号且耦接至所述第一节点；
第m上拉单元，耦接至所述第一节点与第二节点，且输出所述第1级至第N级第一扫描信号中的第m级第一扫描信号至所述第二节点，其中所述第m上拉单元包含第三晶体管，且所述第三晶体管耦接至所述第一节点与所述第二节点，其中所述第三晶体管接收时钟信号且输出所述第m级扫描信号；以及
第m重设单元，耦接至所述第一节点，所述第m重设单元耦接至所述第一重设信号线，且所述第一重设信号线提供重设信号至所述第m重设单元，其中所述第m重设单元包含重设晶体管，且所述重设晶体管耦接至所述第一节点，其中所述重设晶体管接收所述重设信号；以及
所述第m放电电路包含：
第m下拉单元，耦接至所述第一节点与所述第二节点，且所述第m下拉单元接收下拉控制信号；
其中m为大于或等于1且小于或等于N的正整数；
其中所述第1级移位寄存器的第1主电路的第1预充电单元耦接所述起始信号线，且所述起始信号线提供起始信号至所述第1预充电单元；
其中所述第一栅极驱动电路包含第一金属层，所述第一金属层包含多个金属块，所述多个金属块中的一个金属块包含第i主电路的第i重设单元的所述重设晶体管的栅极以及第(i+1)主电路的第(i+1)重设单元的所述重设晶体管的栅极，所述多个金属块中的另两个金属块分别包含所述第i主电路的第i预充电单元的所述第二晶体管的栅极以及所述第(i+1)主电路的第(i+1)预充电单元的所述第二晶体管的栅极，所述多个金属块中的再两个金属块分别包含所述第i主电路的第i上拉单元的所述第三晶体管的栅极以及所述第(i+1)主电路的第(i+1)上拉单元的所述第三晶体管的栅极，其中i为大于或等于1且小于或等于N的奇数，所述金属块设置在所述另两个金属块与所述再两个金属块之间，且所述第一重设信号线设置在所述第i预充电单元的所述第二晶体管和所述显示面板的所述显示区域间以及设置在所述第(i+1)预充电单元的所述第二晶体管和所述显示面板的所述显示区域间。
11.如权利要求10所述的显示面板，其特征在于，所述第i主电路耦接第(i+1)放电电路，且所述第(i+1)主电路耦接第i放电电路。
12.如权利要求10所述的显示面板，其特征在于，
所述重设晶体管设置在所述第二晶体管与所述第三晶体管间。
13.如权利要求12所述的显示面板，其特征在于，所述显示面板还包含导线，其设置在所述第一重设信号线与所述重设晶体管的控制端间，且电连接所述第一重设信号线与所述重设晶体管的控制端，其中所述导线与所述第一重设信号线是由不同金属层形成。
14.如权利要求10所述的显示面板，其特征在于，所述显示面板还包含第二栅极驱动电路以及第二重设信号线，设置于所述基板上且位于所述非显示区域内，所述第一栅极驱动电路与所述第二栅极驱动电路分别设置在所述显示面板的相对两侧，所述第一重设信号线与所述第二重设信号线分别设置在所述显示面板的相对两侧，其中所述第二栅极驱动电路的电路与所述第一栅极驱动电路的电路相同，所述第二重设信号线耦接至所述第二栅极驱动电路的第1级至第N级移位寄存器，且所述第二栅极驱动电路提供第1级至第N级第二扫描信号至所述第1至所述第N栅极线，其中所述第一栅极驱动电路耦接至所述第1至所述第N栅极线的一端，所述第二栅极驱动电路耦接至所述第1至所述第N栅极线的另一端，且所述第1级至所述第N级第一扫描信号的波形与时序分别与所述第1级至所述第N级第二扫描信号的波形与时序相同。
15.如权利要求10所述的显示面板，其特征在于，
在所述第i主电路中：
所述第i预充电单元耦接至第i级移位寄存器的第一节点，且输出第i预充电信号至所述第i级移位寄存器的第一节点；以及
所述第i上拉单元耦接至所述第i级移位寄存器的第一节点与第二节点，且输出所述第1级至第N级扫描信号中的第i级扫描信号至所述第i级移位寄存器的第二节点；
在所述第(i+1)主电路中：
所述第(i+1)预充电单元耦接至第(i+1)级移位寄存器的第一节点，且输出第(i+1)预充电信号至所述第(i+1)级移位寄存器的第一节点；以及
所述第(i+1)上拉单元耦接至所述第(i+1)级移位寄存器的第一节点与第二节点，且输出所述第1级至第N级扫描信号中的第(i+1)级扫描信号至所述第(i+1)级移位寄存器的第二节点；
其中所述第i放电电路耦接所述第i级移位寄存器的第一节点与第二节点以及所述第(i+1)级移位寄存器的第一节点与第二节点，且所述第(i+1)放电电路耦接所述第i级移位寄存器的第一节点与第二节点以及所述第(i+1)级移位寄存器的第一节点与第二节点。
16.如权利要求15所述的显示面板，其特征在于，所述第i重设单元与所述第(i+1)重设单元接收所述重设信号且分别耦接至所述第i级移位寄存器的第一节点与所述第(i+1)级移位寄存器的第一节点。
