[0001]相关申请的交叉引用 [0002]本申请要求分别于2018年3月21日和2018年6月14日提交的申请号为10-2018-0032853和10-2018-0068031的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。 技术领域 [0003]本发明的各个实施例涉及一种存储器控制器和具有该存储器控制器的存储器系统，且更特别地，涉及一种能够通过多次读取操作对反转单元进行计数的存储器控制器和具有该存储器控制器的存储器系统。 背景技术 [0004]存储器系统可包括存储装置和存储器控制器。 [0005]存储装置可包括多个存储器装置。存储器装置可存储数据并输出存储的数据。存储器装置中的任意一个可以是在未供电时不保持存储的数据的易失性存储器装置，或者是即使在未供电时也保持存储的数据的非易失性存储器装置。 [0006]存储器控制器可控制主机和存储装置之间的数据通信。 [0007]主机可通过使用诸如以下的接口协议与存储器装置进行通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。 发明内容 [0008]各个实施例涉及一种用于确定最佳读取电压的存储器控制器和具有该存储器控制器的存储器系统。 [0009]根据实施例，存储器控制器可包括：命令生成器，生成分别与具有不同电平的多个读取电压中的每一个对应的第一读取命令，并且将该第一读取命令传输到存储器装置，使得针对读取电压中的每一个对多个存储器单元执行多次第一读取操作；以及反转单元计数器，基于从存储器装置接收的读取结果数据，确定在针对每一个读取电压执行多次的第一读取操作期间显示不同位值的反转单元。 [0010]根据实施例，存储器控制器可包括：命令生成器，分别针对具有不同电平的多个读取电压生成第一读取命令，并且将该第一读取命令传输到存储器装置，使得针对读取电压中的每一个对多个存储器单元执行多次第一读取操作；反转单元计数器，基于从存储器装置接收的读取结果数据，确定在针对每一个读取电压执行多次的第一读取操作期间显示不同位值的反转单元；以及最佳读取电压确定器，从针对多个读取电压中的每一个的反转单元的电压分布中估计存储器单元的阈值电压分布。 [0011]根据实施例，存储器控制器可包括：命令生成器，分别针对具有不同电平的多个读取电压生成第一读取命令，并且将该第一读取命令传输到存储器装置，使得针对读取电压中的每一个对多个存储器单元执行多次第一读取操作；反转单元计数器，基于从存储器装置接收的读取结果数据，确定在针对每一个读取电压执行多次的第一读取操作期间显示不同位值的反转单元；最佳读取电压确定器，从针对多个读取电压中的每一个的反转单元的电压分布中估计存储器单元的阈值电压分布，并且将多个读取电压之中与所估计的阈值电压分布的谷(valley)对应的读取电压设置为最佳读取电压；校正目标索引管理器，基于对应于第一读取操作的读取结果数据之中对应于最佳读取电压的读取结果数据，存储对应于最佳读取电压的反转单元的索引；以及错误校正码(ECC)电路，对从存储器装置接收的作为对应于最佳读取电压的第二读取操作的结果的、对应于码字的读取值执行错误校正解码，并且当错误校正解码失败时，通过参考所存储的索引改变对应于反转单元的参数来重试错误校正解码。 [0012]根据实施例，存储器系统可包括：存储器装置，对多个存储器单元执行读取操作；以及存储器控制器，适于：针对具有不同电平的多个读取电压中的每一个生成两个读取命令并将两个读取命令传输到存储器装置，使得针对多个读取电压中的每一个对多个存储器单元执行两次读取操作；从存储器装置接收与对多个存储器单元中的每一个执行的两次读取操作的结果对应的读取数据；通过比较读取数据来检查多个存储器单元中是否存在具有反转读取数据的反转单元；并且针对读取电压中的每一个对检查到的反转单元进行计数。 [0013]根据实施例，存储器系统的操作方法可包括：针对不同读取电压中的每一个对存储器单元执行多次初步读取操作；基于针对读取电压中的每一个检测到的反转读取值的数量，选择读取电压之中的一个或多个最佳读取电压；并且利用最佳读取电压对存储器单元执行主要读取操作。 [0014]存储器系统的操作方法可进一步包括：当在主要读取操作期间错误校正解码失败时，改变错误校正解码的一个或多个参数以重试错误校正解码，其中参数对应于反转读取值。 附图说明 [0015]图1是示出根据实施例的存储器系统的示图； [0016]图2是示出诸如图1所示的示例性存储器控制器的示图； [0017]图3是示出根据实施例的存储器装置的示图； [0018]图4是存储块的示例性电路图； [0019]图5是示出具有三维结构的存储块的实施例的示图； [0020]图6是示出具有三维结构的存储块的另一实施例的示图； [0021]图7是示出操作诸如图1和图2所示的存储器控制器的方法的流程图； [0022]图8A是示出根据实施例的读取结果数据的示图； [0023]图8B是示出根据实施例的读取结果数据的示图； [0024]图9是示出反转单元的示例性电压分布和存储器单元的示例性阈值电压分布的示图； [0025]图10是示出根据实施例的操作诸如图1和图2所示的存储器控制器的方法的流程图； [0026]图11A和图11B是示出根据实施例的校正硬判决数据的进程的示图； [0027]图12A至图12E是示出根据实施例的校正软判决数据的进程的示图； [0028]图13是示出根据实施例的改变编程阶跃电压的方法的示图；以及图14至图17是示出根据各个实施例的包括诸如图1和图2所示的存储器控制器的存储器系统的其它示例的示图。 具体实施方式 [0029]现将参照附图更全面地描述各个实施例。然而，本发明的元件和特征可不同于本文所公开的进行配置或布置。因此，本发明不限于本文阐述的实施例。相反地，提供这些实施例以使本公开将是彻底且充分的，并且将实施例的范围全面地传达给本领域技术人员。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。 [0030]将理解的是，当元件被称为“联接”或“连接”到特定元件时，该元件可直接联接或连接到该特定元件，或者可在两个元件之间存在中间元件的情况下间接联接或连接到该特定元件。除非上下文另有说明，否则两个元件之间的通信，无论直接或间接连接/联接，可以是有线的或无线的。在说明书中，除非上下文另有说明，否则当元件被称为“包括”或“包含”部件时，这种短语不排除一个或多个其它部件，而是可进一步包括这种其它部件。 [0031]现将参照附图详细地描述本发明的各个实施例。 [0032]图1是示出根据实施例的存储器系统2000的示图。 [0033]参照图1，存储器系统2000可包括存储数据的存储器装置2200和响应于主机1000的控制来控制存储器装置2200的存储器控制器2100。 [0034]主机1000可通过使用诸如以下的接口协议与存储器系统2000进行通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。然而，为主机1000与存储器系统2000之间的数据通信而提供的接口协议可不限于上述示例。而是可使用诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)的各种其它接口协议中的任意一种。 [0035]存储器控制器2100可控制存储器系统2000的一般操作，并且控制主机1000与存储器装置2200之间的数据交换。在编程操作期间，存储器控制器2100可向存储器装置2200传输命令、地址和数据。在读取操作期间，存储器控制器2100可向存储器装置2200传输命令和地址。 [0036]存储器控制器2100可控制存储器装置2200，使得可对包括在存储器装置2200中的多个存储器单元执行读取操作。读取操作可包括第一读取操作和第二读取操作。 [0037]可针对具有不同电压电平的多个读取电压中的每一个执行第一读取操作。可针对不同读取电压中的每一个执行多次第一读取操作。换言之，当存储器控制器2100控制存储器装置2200以通过使用具有不同电压电平的读取电压对存储器单元执行读取操作时，存储器控制器2100可控制存储器装置2200以针对不同读取电压中的每一个执行多次第一读取操作。也就是说，存储器控制器2100可控制存储器装置2200通过改变读取电压以这种方式执行第一读取操作。例如，存储器控制器2100可控制存储器装置2200以针对以10mV为增量的0V至10V的不同读取电压中的每一个执行多次第一读取操作。根据实施例，可针对不同读取电压中的每一个执行两次第一读取操作。经历第一读取操作的存储器单元可形成单个页面。换言之，可对单个页面执行第一读取操作。根据实施例，可针对不同读取电压中的每一个执行三次或更多次第一读取操作。 [0038]存储器控制器2100可将与多个读取电压中的每一个对应的第一读取命令传输到存储器装置2200。第一读取命令可以是A类第一读取命令或B类第一读取命令中的一个。根据实施例，A类第一读取命令可指示存储器装置2200使用多个读取电压中的一个来执行一次第一读取操作。根据实施例，B类第一读取命令可指示存储器装置2200使用多个读取电压中的一个来执行多次(例如，两次)第一读取操作。 [0039]存储器控制器2100可从存储器装置2200接收对应于第一读取操作的读取结果数据。 [0040]根据实施例，读取结果数据可以是分别对应于多个第一读取操作的读取数据。例如，当针对多个读取电压中的每一个对单个页面执行两次第一读取操作时，对于多个读取电压中的每一个，可接收两次对应于单个页面的读取数据。换言之，当使用相同的读取电压对单个页面执行两次第一读取操作时，对于该相同的读取电压，可接收两次来自单个页面的读取数据。 [0041]根据实施例，读取结果数据可指对应于将与针对单个读取电压执行多次的第一读取操作对应的各个读取数据进行比较的结果的数据。读取结果数据可指示来自存储器单元中的每一个的读取数据是否被反转。例如，当针对多个读取电压中的每一个对单个页面执行两次第一读取操作时，可在针对多个读取电压中的每一个执行两次的第一读取操作中接收一次对应于单个页面的读取数据。换言之，当针对单个读取电压对单个页面执行两次第一读取操作时，可接收一次对应于单个页面的读取结果数据，作为针对单个读取电压执行两次的第一读取操作的结果。 [0042]存储器控制器2100可基于从存储器装置2200接收的读取结果数据来确定与多个读取电压中的每一个对应的反转单元，例如对该反转单元进行计数。针对多个读取电压中的每一个的反转单元可指在针对每一个读取电压执行多次的第一读取操作期间读取数据被反转的单元。换言之，反转单元可指在针对单个读取电压执行多次的第一读取操作期间读出不同位的单元。 [0043]根据实施例，当从存储器装置2200接收的读取结果数据可以是与针对每一个读取电压执行多次的第一读取操作对应的各个读取数据时，存储器控制器2100可通过比较对应于相同读取电压的读取数据来检查读取页面内是否存在反转单元，并且可对反转单元的数量进行计数。存储器控制器2100可存储反转单元的索引。反转单元的索引可对应于反转单元的列地址。换言之，存储器控制器2100可存储与读取页面中的多个存储器单元之中的反转单元相关的位置信息。 [0044]根据实施例，当从存储器装置2200接收的读取结果数据指示与读取页面内的每一个存储器单元对应的读取数据是否被反转时，存储器控制器2100可基于读取结果数据确定反转单元或对反转单元进行计数。例如，可以具有对应于读取页面的长度的位序列的形式接收读取结果数据，并且包括在位序列中的每一个位可指示位于对应于该位的位置处的存储器单元是否被反转。 [0045]例如，包括在位序列中的第n位可指示对应于第n索引的存储器单元是否被反转，其中n为自然数。例如，当第n位具有例如1的特定值时，这可表示对应于第n索引的存储器单元是反转单元，并且当第n位具有例如0的特定值时，这可表示对应于第n索引的存储器单元可以是非反转单元。存储器控制器2100可通过对位序列中包括具有值1的位的数量进行计数来确定反转单元。存储器控制器2100可存储反转单元的索引。如上所述，反转单元的索引可对应于反转单元的列地址。 [0046]存储器控制器2100可根据与多个读取电压中的每一个对应的反转单元的数量来估计存储器单元的阈值电压分布。读取数据可能由于每一个读取操作期间的随机电报噪声(RTN)而变化。RTN可指在读取操作期间影响阈值电压变化的噪声。因此，每当执行读取操作时读取数据变化的存储器单元的数量，即反转单元的电压分布，可与存储器单元的阈值电压分布成比例。 [0047]例如，当存在各自具有设定或预定阈值电压的一千个存储器单元时，可能存在其值在对应于预定阈值电压的读取操作期间因RTN而反转的一百个单元。在另一示例中，当存在各自具有设定或预定阈值电压的一百个存储器单元时，可能存在其值在读取操作期间因RTN而反转的十个单元。因此，根据实施例，可将反转单元的电压分布估计为存储器单元的阈值电压分布。 [0048]存储器控制器2100可基于估计的阈值电压分布或反转单元的电压分布来执行谷搜索操作。例如，当存储器单元是n位多层单元(MLC)时，存储器单元中的每一个可具有擦除状态或2ⁿ-1个编程状态中的一个。在该示例中，存储器控制器2100可在估计的阈值电压分布中找到2ⁿ-1个谷。谷中的每一个可通过两个相邻状态之间的重叠形成，并且可对应于估计的阈值电压分布的两个相邻状态之间反转单元的数量最小处的读取电压。 [0049]存储器控制器2100可将与估计的阈值电压分布中的谷对应的读取电压设置为最佳读取电压。例如，当存储器单元是n位多层单元(MLC)时，可设置分别对应于2ⁿ-1个谷的2ⁿ-1个最佳读取电压。例如，存储器控制器2100可将对应于第一编程状态与第二编程状态之间的谷的读取电压设置为最佳读取电压，以用于将第一编程状态和第二编程状态彼此区分开。 [0050]存储器控制器2100可存储和管理对应于最佳读取电压的反转单元的索引。换言之，存储器控制器2100可存储和管理与第一读取操作中使用的多个读取电压之中的最佳读取电压对应的读取电压处的反转单元的索引。对应于最佳读取电压的反转单元的索引可用于校正参数以提高错误校正解码性能。为便于说明，与第一读取操作中使用的多个读取电压之中的最佳读取电压对应的反转单元的索引可被称为“校正目标索引”。 [0051]可使用最佳读取电压来执行第二读取操作。换言之，存储器控制器2100可控制存储器装置2200以使用通过针对多个不同读取电压中的每一个执行多次的第一读取操作而获得的最佳读取电压来对多个存储器单元执行第二读取操作。存储器控制器2100可生成指示对应于最佳读取电压执行第二读取操作的第二读取命令，并将该第二读取命令传输到存储器装置2200。 [0052]存储器控制器2100可从存储器装置2200接收与第二读取命令对应的对应于码字的读取值。 [0053]存储器控制器2100可对与从存储器装置2200接收的码字对应的读取值执行错误校正解码。接收到的读取值可对应于单个页面。对于错误校正解码，可使用硬判决解码和软判决解码中的至少一个。作为硬判决解码，例如，可使用利用以下中的至少一个的错误校正解码：博斯-查德胡里-霍昆格母(Bose Chaudhuri Hocquenghem，BCH)码、里德-所罗门(Reed-Solomon)码、里德-马勒(Reed-Muller)码、低密度奇偶校验(LDPC)码和汉明码。作为软判决解码，例如，可使用利用LDPC码和卷积码中的至少一个的错误校正解码。根据实施例，当使用级联码(concatenated code)时，可在硬判决解码失败时执行软判决解码。 [0054]当对读取值的错误校正解码失败时，存储器控制器2100可改变对应于校正目标索引的参数，并且重试错误校正解码。例如，当执行硬判决解码时，存储器控制器2100可反转接收的读取值中对应于校正目标索引的位。例如，当执行软判决解码时，存储器控制器2100可改变接收的读取值中对应于校正目标索引的对数似然比(LLR)值。当LLR值被校正时，可表示校正了LLR值的大小和符号中的至少一个。LLR值可以是对应于读取值的初始LLR值。根据实施例，存储器控制器2100可改变与邻近或接近校正目标索引的索引对应的LLR值。例如，存储器控制器2100可将与邻近或接近校正目标索引的索引对应的LLR值的大小比与远离校正目标索引的索引对应的LLR值的大小改变更大的量。 [0055]存储器装置2200可包括在没有电力供应的情况下不保持存储的数据的易失性存储器，或者即使在没有电力供应的情况下也保持存储的数据的非易失性存储器。存储器控制器2100可控制存储器装置2200以执行编程操作、读取操作、擦除操作、数据压缩操作和回拷贝(copy-back)操作。 [0056]存储器装置2200可根据从存储器控制器2100接收的第一读取命令对多个存储器单元执行读取操作，并且可将读取结果数据传输到存储器控制器2100。根据实施例，每当存储器装置2200从存储器控制器2100接收A类第一读取命令时，存储器装置2200可执行一次第一读取操作。根据实施例，每当存储器装置2200从存储器控制器2100接收B类第一读取命令时，存储器装置2200可执行多次(例如，两次)第一读取操作。 [0057]存储器装置2200可将对应于第一读取操作的读取结果数据传输到存储器控制器2100。 [0058]存储器装置2200可响应于从存储器控制器2100接收的第二读取命令对多个存储器单元执行第二读取操作，并且可将作为第二读取操作的结果的对应于码字的读取值传输到存储器控制器2100。 [0059]根据实施例，当存储器装置2200从存储器控制器2100接收第三读取命令时，存储器装置2200可执行多次(例如，两次)对应于第三读取命令的第三读取操作。第三读取命令可与第二读取命令相同，或者可与第一和第二读取命令不同。存储器装置2200可将对应于多个第三读取操作的各个读取数据进行比较，并且对多个第三读取操作中的反转单元进行计数。当反转单元的数量超过设定或预定数量时，存储器装置2200可不将读取数据输出到存储器控制器2100，并且可通知存储器控制器2100对应于第三读取命令的读取操作失败。 [0060]根据实施例，存储器装置2200可自行设置最佳读取电压。例如，存储器装置2200可针对多个读取电压中的每一个执行多次读取操作，并且通过将与针对不同读取电压中的每一个执行多次的读取操作对应的读取数据进行比较来对反转单元进行计数。存储器装置2200可基于反转单元的电压分布来执行谷搜索操作。存储器装置2200可将与搜索到的谷对应的读取电压设置为最佳读取电压。 [0061]图2是示出图1所示的存储器控制器2100的电路图。 [0062]参照图2，存储器控制器2100可包括主机接口2110、中央处理单元(CPU)2120、存储器接口2130、缓冲存储器2140、错误校正码(ECC)电路2150及内部存储器2160。CPU 2120可控制主机接口2110、存储器接口2130、缓冲存储器2140、ECC电路2150和内部存储器2160。 [0063]主机接口2110可使用通信协议来执行与主机1000的数据交换。 [0064]CPU 2120可执行各种操作或生成命令或地址来控制存储器装置2200。例如，CPU2120可生成用于执行编程操作、读取操作、擦除操作、数据压缩操作和回拷贝操作的各种命令。 [0065]CPU 2120可包括命令生成器2120a、反转单元计数器2120b、最佳读取电压确定器2120c和校正目标索引管理器2120d。 [0066]命令生成器2120a可生成第一读取命令，使得存储器装置2200可使用多个不同读取电压来执行多次第一读取操作。换言之，命令生成器2120a可改变读取电压并生成对应于所改变的读取电压的第一读取命令。例如，命令生成器2120a可将预定电压范围划分为多个不同读取电压，生成分别对应于不同读取电压的第一读取命令，并且将第一读取命令传输到存储器装置2200。 [0067]命令生成器2120a可生成A类第一读取命令或B类第一读取命令，并且将生成的读取命令传输到存储器装置2200。根据实施例，A类第一读取命令可指示使用相应的读取电压执行一次第一读取操作。当使用A类第一读取命令时，命令生成器2120a可针对相应的读取电压生成多个A类第一读取命令(例如，两个)，并且将所生成的第一读取命令传输到存储器装置2200。根据实施例，B类第一读取命令可指示使用相应的读取电压执行多次(例如，两次)第一读取操作。当使用B类第一读取命令时，命令生成器2120a可针对相应的读取电压生成单个B类第一读取命令，并且将单个B类第一读取命令传输到存储器装置2200。 [0068]反转单元计数器2120b可基于响应于第一读取命令从存储器装置2200接收的读取结果数据对反转单元进行计数。 [0069]根据实施例，从存储器装置2200接收的读取结果数据可以是与对于不同读取电压中的每一个执行多次的第一读取操作对应的读取数据。反转单元计数器2120b可将针对不同读取电压中的每一个的多个读取数据进行比较，检查多个存储器单元之中是否存在通过针对每一个读取电压执行多次的第一读取操作而显示不同位值的反转单元，并且对检查到的反转单元进行计数。反转单元计数器2120b可向最佳读取电压确定器2120c提供与针对不同读取电压中的每一个的反转单元的数量相关的信息。另外，反转单元计数器2120b可检查针对不同读取电压中的每一个的反转单元的索引，并且向校正目标索引管理器2120d提供针对不同读取电压中的每一个的反转单元的索引。 [0070]根据实施例，从存储器装置2200接收的读取结果数据可指将通过针对不同读取电压中的每一个执行多次的第一读取操作的各个读取数据进行比较的结果数据。读取结果数据可指示来自每一个存储器单元中的读取数据是否被反转。如上所述，可以具有对应于单个页面的长度的位序列的形式接收读取结果数据，并且包括在位序列中的位中的每一个可指示位于对应于该位的位置处的存储器单元是否被反转。 [0071]例如，位序列中的第n位可指示对应于第n索引的存储器单元是否被反转，其中n为自然数。例如，当第n位具有值1时，这可表示对应于第n索引的存储器单元是反转单元，并且当第n位具有值0时，这可表示对应于第n索引的存储器单元可以是非反转单元。在该示例中，反转单元计数器2120b可通过对位序列中具有值1的位的数量进行计数来对反转单元进行计数。反转单元计数器2120b可向最佳读取电压确定器2120c提供与针对多个读取电压中的每一个的反转单元的数量相关的信息。另外，反转单元计数器2120b可向校正目标索引管理器2120d提供与读取电压中的每一个对应的反转单元的索引。 [0072]最佳读取电压确定器2120c可基于从反转单元计数器2120b接收的与反转单元的数量相关的信息来估计存储器单元的阈值电压分布。最佳读取电压确定器2120c可基于估计的阈值电压分布来执行谷搜索操作，并且将与搜索中识别的谷对应的读取电压确定为最佳读取电压。最佳读取电压确定器2120c可向校正目标索引管理器2120d提供与确定的最佳读取电压相关的信息。 [0073]校正目标索引管理器2120d可基于从反转单元计数器2120b接收的与读取电压中的每一个对应的反转单元的索引和从最佳读取电压确定器2120c接收的与最佳读取电压相关的信息来检查和存储校正目标索引。例如，校正目标索引管理器2120d可将从反转单元计数器2120b接收的索引之中与从最佳读取电压确定器2120c接收的最佳读取电压对应的索引存储为校正目标索引。可将校正目标索引提供到用于错误校正解码的ECC电路2150。 [0074]存储器接口2130可使用通信协议与存储器装置2200通信。 [0075]当存储器控制器2100控制存储器装置2200时，缓冲存储器2140可临时存储数据。例如，直到编程操作完成之前，从主机1000接收的数据可被临时存储在缓冲存储器2140中。另外，在读取操作期间，从存储器装置2200读取的数据可被临时存储在缓冲存储器2140中。 [0076]ECC电路2150可在编程操作期间执行错误校正编码并且在读取操作期间执行错误校正解码以用于错误检测。ECC电路2150可包括ECC解码器2150a和后处理器2150b。 [0077]ECC解码器2150a可对与第二读取操作对应的对应于码字的读取值执行错误校正解码。ECC解码器2150a可包括硬判决解码器和软判决解码器中的至少一个。例如，ECC解码器2150a可以是硬判决解码器或软判决解码器。例如，ECC解码器2150a可以是包括硬判决解码器或软判决解码器的级联解码器。 [0078]ECC解码器2150a可对与第二读取操作对应的、对应于码字的读取值执行错误校正解码，并且在错误校正解码成功时输出经解码的码字。 [0079]当对读取值的错误校正解码失败时，ECC解码器2150a可在后处理器2150b的控制下改变错误校正解码中使用的参数。例如，ECC解码器2150a可使用任意位被反转或LLR值改变的读取值来执行错误校正解码。 [0080]当通过ECC解码器2150a的错误校正解码失败时，后处理器2150b可从CPU 2120接收校正目标索引。当使用硬判决解码时，后处理器2150b可控制ECC解码器2150a将对应于码字的读取值中对应于校正目标索引的位反转。当使用软判决解码时，后处理器2150b可控制ECC解码器2150a改变对应于码字的读取值中对应于校正目标索引的LLR值。例如，后处理器2150b可控制ECC解码器2150a以改变LLR值的符号和大小中的至少一个。另外，后处理器2150b可控制ECC解码器2150a以控制对应于邻近校正目标索引的索引的符号和大小中的至少一个。随着邻近的索引更接近校正目标索引，后处理器2150b可控制ECC解码器2150a将LLR值的大小改变更大的量。 [0081]ECC解码器2150a可响应于后处理器2150b的控制来改变参数，并且利用改变的参数对对应于码字的读取值执行错误校正解码。当错误校正解码成功时，ECC解码器2150a可输出经解码的码字。 [0082]内部存储器2160可用作存储存储器控制器2100的操作所需的各种类型的信息的储存器。内部存储器2160可存储多个表。例如，内部存储器2160可存储逻辑地址和物理地址的映射表。 [0083]图3是示出根据实施例的存储器装置2200的示图。图3所示的存储器装置2200可应用于图1和图2所示的存储器系统2000。 [0084]存储器装置2200可包括控制逻辑2210、外围电路2220和存储器单元阵列2240。外围电路2220可包括电压生成电路2222、行解码器2224、输入/输出电路2226、列解码器2228、页面缓冲器组2232和电流感测电路2234。 [0085]控制逻辑2210可在图1和图2所示的存储器控制器2100的控制下控制外围电路2220。 [0086]控制逻辑2210可响应于通过输入/输出电路2226从存储器控制器2100接收的命令CMD和地址ADD来控制外围电路2220。例如，控制逻辑2210可响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS、允许位VRY_BIT<#>和列地址CADD。响应于从电流感测电路2234接收的通过信号PASS和失败信号FAIL，控制逻辑2210可确定验证操作是通过还是失败。 [0087]当接收到A类第一读取命令时，控制逻辑2210可执行一次第一读取操作，并且当接收到B类第一读取命令时，控制逻辑2210可执行多次(例如，两次)第一读取操作。 [0088]控制逻辑2210可将对应于第一读取命令的读取结果数据传输到存储器控制器2100。根据实施例，控制逻辑2210可将对应于第一读取命令的读取数据传输到存储器控制器2100。根据实施例，控制逻辑2210可包括反转单元信息生成器2212。反转单元信息生成器2212可将与不同读取电压下的第一读取命令的多次执行对应的多个读取数据进行比较，生成指示针对多个第一读取操作显示不同位值的反转单元的数据，并且可将生成的数据传输到存储器控制器2100。 [0089]外围电路2220可执行编程操作以将数据存储在存储器单元阵列2240中、执行读取操作以输出存储在存储器单元阵列2240中的数据、并且执行擦除操作以擦除存储在存储器单元阵列2240中的数据。 [0090]电压生成电路2222可响应于从控制逻辑2210接收的操作信号OP_CMD来生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成电路2222可向行解码器2224传输编程电压、验证电压、通过电压、读取电压、擦除电压和导通电压。 [0091]行解码器2224可响应于从控制逻辑2210接收的行地址RADD，将操作电压Vop传输到局部线LL，该局部线LL联接到包括在存储器单元阵列2240中的存储块之中的所选择的存储块。局部线LL可包括局部字线、局部漏极选择线和局部源极选择线。另外，局部线LL可包括联接到存储块的各种线，诸如源极线。 [0092]输入/输出电路2226可将通过输入/输出线IO从存储器控制器2100接收的命令CMD和地址ADD传输到控制逻辑2210，或者可与列解码器2228交换数据DATA。 [0093]列解码器2228可响应于从控制逻辑2210接收的列地址CADD，在输入/输出电路2226和页面缓冲器组2232之间传输数据。例如，列解码器2228可通过数据线DL与页面缓冲器PB1至PBm交换数据，或者可通过列线CL与输入/输出电路2226交换数据。 [0094]页面缓冲器组2232可联接到位线BL1至BLm，位线BL1至BLm共同联接到存储块BLK1至BLKi。页面缓冲器组2232可包括联接到位线BL1至BLm的多个页面缓冲器PB1至PBm。例如，单个页面缓冲器可联接到位线BL1至BLm中的每一个。页面缓冲器PB1至PBm可响应于页面缓冲器控制信号PBSIGNALS进行操作。例如，页面缓冲器PB1至PBm可在编程操作期间临时存储从存储器控制器2100接收的编程数据，并且可根据编程数据控制施加到位线BL1至BLm的电压。另外，页面缓冲器PB1至PBm可在读取操作期间临时存储通过位线BL1至BLm接收的数据，或者可感测位线BL1至BLm中的电压或电流。 [0095]电流感测电路2234可在读取操作或验证操作期间响应于从控制逻辑2210接收的允许位VRY_BIT<#>生成参考电流，并且可通过将由参考电流产生的参考电压与从页面缓冲器组2232接收的感测电压VPB进行比较来输出通过信号PASS或失败信号FAIL。 [0096]存储器单元阵列2240可包括存储数据的多个存储块BLK1至BLKi。存储块BLK1至BLKi可存储用户数据和用于执行存储器装置2200的操作的各种类型的信息。存储块BLK1至BLKi可具有二维结构或三维结构，并且可以彼此相同的方式来配置。 [0097]图4是示出示例性存储块的电路图。 [0098]存储器单元阵列可包括多个存储块。图4示出了多个存储块中的一个代表性存储块(BLKi)。 [0099]存储块BLKi可联接到在第一选择线和第二选择线之间并行布置的多个字线。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可包括联接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm中的每一个可联接到串ST中的每一个，并且源极线SL可共同联接到串ST。因为串ST可具有彼此相同的配置，所以作为示例详细描述联接到第一位线BL1的串ST。 [0100]串ST可包括串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST可包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且可包括比图4所示的16个存储器单元F1至F16更多的存储器单元。 [0101]源极线SL可联接到源极选择晶体管SST的源极，并且第一位线BL1可联接到漏极选择晶体管DST的漏极。存储器单元F1至F16可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且存储器单元F1至F16的栅极可联接到多个字线WL1至WL16。不同串ST中的存储器单元之中联接到相同字线的一组存储器单元可被称为物理页面PPG。因此，存储块BLKi可包括与字线WL1至WL16的数量同样多的物理页面PPG。 [0102]单个存储器单元可存储一位数据。这种存储器单元被称为单层单元(SLC)。单个物理页面PPG可存储对应于单个逻辑页面LPG的数据。单个逻辑页面LPG的数据可包括与单个物理页面PPG中的单元的数量同样多的数据位。例如，当两位或更多位数据被存储在单个存储器单元中时，单个物理页面PPG可存储两个或更多个逻辑页面LPG的数据。例如，在以MLC类型驱动的存储器装置中，可将两个逻辑页面数据存储在单个物理页面PPG中，并且在以TLC类型驱动的存储器装置中，可将三个逻辑页面数据存储在单个物理页面PPG中。 [0103]图5是示出具有三维结构的存储块的实施例的示图。 [0104]存储器单元阵列2240可包括多个存储块BLK1至BLKi。例如，第一存储块BLK1可包括多个串ST11至ST1m和ST21至ST2m。根据实施例，多个串ST11至ST1m和ST21至ST2m中的每一个可具有“U”形。在第一存储块BLK1中，可在行方向(X方向)上布置“m”个串。通过示例的方式，图5示出了在列方向(Y方向)上布置两个串。然而，可在列方向(Y方向)上布置三个或更多个串。 [0105]多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。 [0106]源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可具有彼此相似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧穿绝缘层、电荷撷取层和阻挡绝缘层。例如，可在每一个串中提供用于提供沟道层的柱(pillar)。例如，可在每一个串中设置用于提供沟道层、隧穿绝缘层、电荷撷取层和阻挡绝缘层中的至少一个的柱。 [0107]每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCp之间。 [0108]根据实施例，布置在相同行中的串的源极选择晶体管可联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可联接到不同的源极选择线。如图5所示，第一行中的串ST11至ST1m的源极选择晶体管可联接到第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可联接到第二源极选择线SSL2。 [0109]根据另一实施例，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同联接到一个源极选择线。 [0110]每一个串中的第一至第n存储器单元MC1至MCn可联接在源极选择晶体管SST和漏极选择晶体管DST之间。 [0111]第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp与第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可被顺序地布置在垂直方向(Z方向)上，并且串联联接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn可被顺序地布置在垂直方向(Z方向)上，并且串联联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn可通过管道晶体管PT而彼此联接。每一个串中的第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。 [0112]根据实施例，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可稳定地控制相应串的电压或电流。每一个串的管道晶体管PT的栅极可联接到管线PL。 [0113]每一个串的漏极选择晶体管DST可联接在位线和存储器单元MCp+1至MCn之间。布置在行方向上的串可联接到在行方向上延伸的漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可联接到第一漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可联接到第二漏极选择线DSL2。 [0114]布置在列方向上的串可联接到在列方向上延伸的位线。如图5所示，第一列中的串ST11和ST21可联接到第一位线BL1。第m列中的串ST1m和ST2m可联接到第m位线BLm。 [0115]布置在行方向上的串之中联接到相同字线的存储器单元可形成单个页面。例如，第一行中的串ST11至ST1m中的联接到第一字线WL1的存储器单元可形成单个页面。第二行中的串ST21至ST2m中的联接到第一字线WL1的存储器单元可形成单个页面。当漏极选择线DSL1与DSL2之间的一个被选择时，布置在一个行方向上的串可被选择。当字线WL1至WLn中的一个被选择时，所选择的串中的一个页面可被选择。 [0116]图6是示出具有三维结构的存储块的另一实施例的示图。 [0117]存储器单元阵列2240可包括多个存储块BLK1至BLKi。例如，第一存储块BLK1可包括多个串ST11'至ST1m'和ST21'至ST2m'。多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可在垂直方向(Z方向)上延伸。在存储块BLKi中，可在行方向(X方向)上布置“m”个串。通过示例的方式，图6示出了在列方向(Y方向)上布置两个串。然而，可在列方向(Y方向)上布置三个或更多个串。 [0118]多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。 [0119]每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可联接到相同的源极选择线。布置在第一行中的串ST11'至ST1m'的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行中的串ST21'至ST2m'的源极选择晶体管可联接到第二源极选择线SSL2。根据另一实施例，串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可共同联接到单个源极选择线。 [0120]每一个串中的第一至第n存储器单元MC1至MCn可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。每一个串中的第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。 [0121]根据实施例，第一至第n存储器单元MC1至MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可稳定地控制相应串的电压或电流。因此，可提高存储在存储块BLK1中的数据的可靠性。 [0122]每一个串的漏极选择晶体管DST可联接在位线和存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可联接到在行方向上延伸的漏极选择线。第一行中的串ST11'至ST1m'的漏极选择晶体管DST可联接到第一漏极选择线DSL1。第二行中的串ST21'至ST2m'的漏极选择晶体管DST可联接到第二漏极选择线DSL2。 [0123]换言之，除了从每一个串中移除管道晶体管PT之外，图6所示的存储块BLK1可与图5所示的存储块BLK1具有类似的等效电路。 [0124]图7是示出操作图1和图2所示的存储器控制器的方法的流程图。 [0125]在步骤701中，存储器控制器可生成并传输分别对应于多个读取电压的第一读取命令，使得可执行多次与读取电压中的每一个对应的第一读取操作。第一读取命令可以是A类第一读取命令或B类第一读取命令。根据实施例，A类第一读取命令可指示使用相应的读取电压执行一次第一读取操作。可对应于读取电压中的每一个传输多次A类第一读取命令。B类第一读取命令可指示针对不同读取电压中的每一个执行多次(例如，两次)第一读取操作。可针对读取电压中的每一个传输一次B类第一读取命令。 [0126]在步骤703中，存储器控制器可从存储器装置接收对应于第一读取命令的读取结果数据。根据实施例，读取结果数据可以是分别对应于多个读取操作的读取数据。根据实施例，读取结果数据可指示通过针对不同读取电压中的每一个执行多次的第一读取操作，来自存储器单元中的每一个的读取数据是否被反转。 [0127]在步骤705中，存储器控制器可基于从存储器装置接收的读取结果数据对反转单元进行计数。根据实施例，当读取结果数据是分别对应于多个读取电压的读取数据时，可通过将针对每一个读取电压的读取数据进行比较来检查反转单元，并且可对检查到的反转单元进行计数。根据实施例，当读取结果数据指示通过针对不同读取电压中的每一个执行多次的第一读取操作，来自存储器单元中的每一个的读取数据是否被反转时，可通过分析相应的数据来对反转单元进行计数。 [0128]在步骤707中，存储器控制器可从反转单元的电压分布中估计存储器单元的阈值电压分布。 [0129]在步骤709中，存储器控制器可基于估计的阈值电压分布来执行谷搜索操作。 [0130]在步骤711中，存储器控制器可将对应于谷的读取电压设置为最佳读取电压。例如，当存储器单元是n位多层单元(MLC)时，存储器控制器可设置分别对应于2ⁿ-1个谷的2ⁿ-1个最佳读取电压。 [0131]随后，存储器控制器可控制存储器装置以使用最佳读取电压来执行第二读取操作。 [0132]图8A示出了根据实施例的示例性读取结果数据。 [0133]图8A示出了接收到分别与在特定读取电压V1下执行两次的第一读取操作对应的读取数据作为读取结果数据的示例。 [0134]参照图8A，可接收到读取数据{110110……110110}作为第一次执行的第一读取操作的结果，并且可接收到读取数据{111110……100110}作为第二次执行的第一读取操作的结果。 [0135]当将第一读取数据和第二读取数据彼此进行比较时，可看出的是，对应于第三索引的单元和对应于第n-4索引的单元具有反转位。换言之，存储器控制器可通过将与在特定读取电压下执行多次的第一读取操作对应的读取数据进行比较来确定反转单元的数量，并且可通过检查哪些位被反转来定位反转单元。 [0136]图8B示出了根据另一实施例的示例性读取结果数据。 [0137]图8B示出了接收到指示以下的数据作为读取结果数据的示例：通过针对不同读取电压之中特定的一个读取电压执行多次的第一读取操作，来自存储器单元中的每一个的读取数据是否被反转。 [0138]例如，在图8B所示的位序列中，表示为1的位可指示反转单元，表示为0的位可指示非反转单元。换言之，存储器装置可通过将与在单个读取电压下执行多次的第一读取操作对应的读取数据进行比较来检查反转单元的索引，并且可生成读取结果数据并将读取结果数据传输到存储器控制器，使得反转单元和非反转单元可彼此区分开。 [0139]因此，存储器控制器可对从存储器装置接收的读取结果数据进行分析，确定反转单元或对反转单元进行计数，并且检查反转单元的索引。在图8B所示的示例中，存储器控制器可通过对表示为1的位的数量进行计数来确定反转单元，并且可通过检查表示为1的位在位序列中的位置来检查反转单元的索引。 [0140]图9示出了反转单元的示例性电压分布和存储器单元的阈值电压分布。 [0141]图9示出了多个存储器单元的实际阈值电压分布和通过针对每一个读取电压执行多次的第一读取操作来估计的阈值电压分布。参照图9，示出了反转单元的电压分布与实际阈值电压分布紧密对齐。 [0142]换言之，存储器控制器可从反转单元的电压分布来估计阈值电压分布，并且搜索估计的阈值电压分布的谷。另外，存储器控制器可将谷中的每一个的读取电压设置为最佳读取电压。 [0143]图10是示出操作图1和图2所示的存储器控制器的方法的流程图。 [0144]在步骤1001中，存储器控制器可管理校正目标索引。可在执行图7的步骤711之后执行步骤1001。换言之，当确定了最佳读取电压时，存储器控制器可检查对应于最佳读取电压的反转单元，并且将检查到的反转单元的索引作为校正目标索引进行管理。 [0145]在步骤1003中，存储器控制器可将对应于最佳读取电压的第二读取命令传输到存储器装置。 [0146]在步骤1005中，存储器控制器可从存储器装置接收与第二读取操作对应的对应于码字的读取值。 [0147]在步骤1007中，存储器控制器可对接收的读取值执行错误校正解码。对于错误校正解码，可使用硬判决解码和软判决解码中的至少一个。例如，存储器控制器可使用硬判决数据对接收的读取值执行硬判决解码，或者可使用软判决数据对接收的读取值执行软判决解码。当错误校正解码成功时，可执行步骤1009；否则，可执行步骤1011。 [0148]在步骤1011中，存储器控制器可校正或改变对应于校正目标索引的参数。例如，当使用硬判决解码时，存储器控制器可反转对应于校正目标索引的位。例如，当使用软判决解码时，存储器控制器可校正对应于校正目标索引的LLR值。当LLR值被校正时，可表示LLR值的大小和符号中的至少一个被校正。 [0149]在步骤1013中，存储器控制器可使用参数被校正或改变的硬判决数据或软判决数据来执行错误校正解码。当错误校正解码成功时，可执行步骤1009；否则，可执行步骤1021。 [0150]在步骤1009中，存储器控制器可输出经解码的码字。 [0151]在步骤1021中，存储器控制器可确定错误校正解码失败。 [0152]图11A和图11B是示出根据实施例的校正硬判决数据的进程的示图。 [0153]首先，如图11A所示，可假设对硬判决数据{111110……100110}执行错误校正解码。此处，硬判决数据包括n个位，并且当对硬判决数据{111110……100110}的错误校正解码失败时，存储器控制器可通过改变硬判决数据{111110……100110}来重试错误校正解码。 [0154]在所示实施例中，如图11B所示，校正目标索引是第3索引和第n-4索引，其中最左边的位对应于第1索引，最右边的位对应于第n索引。因此，可反转对应于这些索引的位，并且可重试错误校正解码。参照 [0155]图11B，可使用硬判决数据{110110……110110}来重试错误校正解码，其中与图11A所示的硬判决数据相比，在该硬判决数据中反转了对应于第3索引和第n-4索引的位。 [0156]图12A至图12E是示出根据实施例的校正软判决数据的进程的示图。 [0157]通过示例的方式，图12A至图12E示出了使用七个位的软判决数据。 [0158]首先，如图12A所示，对软判决数据{+2-3+3-3-3+3-1}执行错误校正解码。包括在软判决数据{+2-3+3-3-3+3-1}中的标志(symbol)中的每一个是LLR值。当对软判决数据{+2-3+3-3-3+3-1}的错误校正解码失败时，存储器控制器可通过校正或改变软判决数据{+2-3+3-3-3+3-1}来重试错误校正解码。 [0159]在图12A至图12E中，校正目标索引是第4索引，其中软判决数据中最左边的LLR值的索引是第1索引，最右边的LLR值的索引是第7索引。 [0160]存储器控制器可校正或改变对应于第4索引的LLR值。根据实施例，存储器控制器可改变对应于该索引的LLR值的符号。图12B示出了将对应于第4索引的LLR值的符号从负(-)变为正(+)的示例。根据实施例，可选地，存储器控制器可改变对应于第4索引的LLR值的大小。图12C示出了相对于图12A所示的相应的LLR值，将对应于第4索引的LLR值的大小从3变为1的示例。 [0161]根据实施例，存储器控制器可校正或改变与邻近第4索引的索引对应的LLR值。图12D示出了相对于图12C所示的相应的LLR值，将与邻近第4索引的第3索引和第5索引对应的LLR值的大小从3校正为2的示例。 [0162]根据实施例，存储器控制器可校正与处于距第4索引设定或预定距离内的索引对应的LLR值。图12E示出了相对于图12C所示的相应的LLR值，校正了与各自处于距第4索引2个索引的距离内的第2索引、第3索引、第5索引和第6索引对应的LLR值的大小的示例。存储器控制器可更显著地校正更接近第4索引的LLR值的大小。也就是说，随着相应的索引与第4索引之间的距离减小，可更显著地改变相应的索引的大小。例如，参照图12E，与图12C相比，可将与各自距第4索引2个索引距离的第2索引和第6索引对应的LLR值的大小从3校正到2，并且可将与各自距第4索引1个索引距离的第3索引和第5索引对应的LLR值的大小从3校正到1。 [0163]图13是示出根据另一实施例的改变编程阶跃电压的方法的示图。 [0164]当根据递增阶跃脉冲编程(ISPP)方案执行编程操作时，存储器装置可根据编程验证结果来控制编程阶跃电压。 [0165]图13示出了在每一个编程循环中执行使用相同验证电压Vf的多个编程验证操作的示例。 [0166]在第一编程循环(PROGRAM LOOP 1)中，将编程电压Vpgm1施加到多个存储器单元，并且与使用相同验证电压Vf的多个验证操作对应的验证结果数据指示一百个存储器单元被反转，并且将待添加到编程电压Vpgm1以生成待在第二编程循环(PROGRAM LOOP 2)中施加的编程电压Vpgm2的编程阶跃电压被确定为ΔV1。 [0167]在第二编程循环中，与使用相同验证电压Vf的多个验证操作对应的验证结果数据指示二十个存储器单元被反转，并且待添加到编程电压Vpgm2以生成待在第三编程循环(PROGRAM LOOP 3)中施加的编程电压Vpgm3的编程阶跃电压ΔV2可被确定为小于ΔV1。换言之，存储器装置可在使用相同验证电压的多个验证操作中随反转单元的数量增加而增大编程阶跃电压，并且可随反转单元的数量减少而减小编程阶跃电压。 [0168]图14是示出包括图1和图2所示的存储器控制器的存储器系统的另一示例的示图。 [0169]参照图14，存储器系统30000可被实施到蜂窝电话、智能电话、平板电脑、个人计算机(PC)、个人数字助理(PDA)或无线通信装置中。存储器系统30000可包括存储器装置2200和控制存储器装置2200的操作的存储器控制器2100。 [0170]存储器控制器2100可响应于处理器3100的控制来控制对存储器装置2200的数据访问操作，例如对存储器装置2200的编程操作、擦除操作或读取操作。 [0171]存储器控制器2100可控制编程到存储器装置2200中的数据通过显示器3200输出。 [0172]无线电收发器3300可转换通过天线ANT接收或发送的无线电信号。例如，无线电收发器3300可将接收的无线电信号转换为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器2100或显示器3200。存储器控制器2100可将处理后的信号编程到半导体存储器装置2200中。另外，无线电收发器3300可将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将无线电信号输出到外部装置。用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据可由输入装置3400输入，该输入装置3400可包括诸如触摸板和计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可通过显示器3200输出。 [0173]根据实施例，能够控制存储器装置2200的操作的存储器控制器2100可形成处理器3100的一部分，或者可被形成为独立于处理器3100的芯片。 [0174]图15是示出包括图1和图2所示的存储器控制器的存储器系统的另一示例的示图。 [0175]参照图15，存储器系统40000可作为个人计算机(PC)、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器提供。 [0176]存储器系统40000可包括存储器装置2200和控制存储器装置2200的操作的存储器控制器2100。 [0177]处理器4100可根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置2200中的数据。输入装置4200的示例包括诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。 [0178]处理器4100可控制存储器系统40000的一般操作，并且控制存储器控制器2100的操作。根据实施例，能够控制存储器装置2200的操作的存储器控制器2100可形成处理器4100的一部分，或者可被形成为独立于处理器4100的芯片。 [0179]图16是示出包括图1和图2所示的存储器控制器的存储器系统的另一示例的示图。 [0180]参照图16，存储器系统50000可作为诸如以下的图像处理装置提供：数码相机、附接有数码相机的移动电话、附接有数码相机的智能电话或附接有数码相机的平板PC。 [0181]存储器系统50000可包括存储器装置2200和存储器控制器2100，其中存储器控制器2100控制存储器装置2200的数据处理操作，例如，编程操作、擦除操作或读取操作。 [0182]存储器系统50000的图像传感器5200可将光学图像转换成数字信号，并且转换后的数字信号可被传输到处理器5100或存储器控制器2100。响应于处理器5100的控制，转换后的数字信号可通过显示器5300输出，或通过存储器控制器2100存储在存储器装置2200中。另外，根据处理器5100或存储器控制器2100的控制，存储在存储器装置2200中的数据可通过显示器5300输出。 [0183]根据实施例，能够控制存储器装置2200的操作的存储器控制器2100可形成处理器5100的一部分，或者可被形成为独立于处理器5100的芯片。 [0184]图17是示出包括图1和图2所示的存储器控制器的存储器系统的另一示例的示图。 [0185]参照图17，存储器系统70000可包括存储卡或智能卡。存储器系统70000可包括存储器装置2200、存储器控制器2100和卡接口7100。 [0186]存储器控制器2100可控制存储器装置2200和卡接口7100之间的数据交换。根据实施例，卡接口7100可以是但不限于安全数字(SD)卡接口或多媒体卡(MMC)接口。 [0187]卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器2100以进行数据交换。根据实施例，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可指支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。 [0188]当存储器系统70000连接到诸如PC、平板电脑、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可响应于微处理器(μP)6100的控制来通过卡接口7100和存储器控制器2100与存储器装置2200进行数据通信。 [0189]根据本公开的实施例，可对在使用相同读取电压的多个读取操作中位被反转的反转单元进行计数，并且可基于反转单元的数量来估计阈值电压分布。另外，可基于反转单元的数量来确定最佳读取电压。 [0190]虽然已经说明和描述了本发明的实施例，但本领域技术人员基于本公开将显而易见的是，在不脱离本发明的精神或范围的情况下，可对任意上述实施例进行各种修改。因此，本发明旨在覆盖位于所附权利要求及其等同物的范围内的所有这些修改。