技术领域 [0001]本发明的实施方案涉及电子系统，更具体地，涉及可变增益放大器。 背景技术 [0002]可变增益放大器(VGA)用于各种遥感和/或通信设备。例如，来自超声波、雷达、激光雷达、射频(RF)通信和/或语音分析的应用包括用于提供增益控制以增强动态性能的VGA。 [0003]在一个例子中，RF系统包括用于在接收路径中提供增益控制的VGA，从而提供对通过天线无线接收的信号功率的控制。在接收路径中包括VGA有助于实现给定RF操作环境和/或通信距离的期望信号电平。在另一例子中，RF系统包括用于在发送路径中提供增益控制的VGA，从而提供无线传输的功率控制。 附图说明 [0004]图1是包括可变增益放大器(VGA)的相控阵天线系统的一个实施例的示意图。 [0005]图2A是包括VGA的前端系统的一个实施例的示意图。 [0006]图2B是包括VGA的前端系统的另一实施例的示意图。 [0007]图3是根据一个实施例的VGA的示意图。 [0008]图4是根据另一实施例的VGA的示意图。 [0009]图5是根据另一实施例的VGA的示意图。 [0010]图6是根据另一实施例的VGA的示意图。 [0011]图7是根据另一实施例的VGA的示意图。 [0012]图8是根据另一实施例的VGA的示意图。 [0013]图9是归一化增益与控制字的一个示例的图。 [0014]图10是输入回波损耗与频率的一个例子的曲线图。 [0015]图11是归一化相移与归一化增益的一个示例的曲线图。 具体实施方式 [0016]本文提供具有输出相位不变性的可变增益放大器(VGA)。在某些实施方案中，VGA可在选自为射频(RF)输入信号提供不同的放大量的多个增益设置的选择增益设置中操作。VGA包括跨越增益设置具有基本恒定偏置电流的增益晶体管，使得VGA的输出相位、输入阻抗匹配和/或输入回波损耗基本恒定。通过控制由相应的负反馈电阻器均连接到增益晶体管的一对共源晶体管的相对偏置来选择VGA的增益设置。负反馈电阻器提供补偿，减少或消除跨越增益设置的VGA的输出相位差，例如，通过在VGA的传递函数中引入零来消除由共源共栅晶体管衍生的极点。 [0017]在一个方面，VGA包括：增益晶体管，被配置为基于放大从输入端子接收的射频(RF)输入信号来产生信号电流，第一负反馈电阻器和第二负反馈电阻器,输出共源共栅晶体管，在输出端子和所述增益晶体管之间与所述第一负反馈电阻器串联电连接，分流共源共栅晶体管，在DC电压和所述增益晶体管之间与所述第二负反馈电阻器串联电连接，和增益控制电路，被配置为通过偏置所述输出共源共栅晶体管和所述分流共源共栅晶体管来控制VGA的增益设置，以控制相对于所述分流共源共栅晶体管流过所述输出共源共栅晶体管的信号电流的比例。 [0018]在另外方面，RF系统包括可控移相器和在信号路径中与可控移相器电连接的VGA。VGA包括：增益晶体管，被配置为放大从输入端子接收的RF信号，第一负反馈电阻器和第二负反馈电阻器，输出共源共栅晶体管，在输出端子和所述增益晶体管之间与所述第一负反馈电阻器串联电连接，分流共源共栅晶体管，在DC电压和所述增益晶体管之间与所述第二负反馈电阻器串联电连接，和增益控制电路，被配置为通过偏置所述输出共源共栅晶体管和所述分流共源共栅晶体管来控制VGA的增益设置。 [0019]在另外方面，VGA包括：增益晶体管，被配置为放大从输入端子接收的射频(RF)输入信号，输出共源共栅晶体管，电连接在输出端子和所述增益晶体管之间，分流共源共栅晶体管，电连接在DC电压和所述增益晶体管之间，和增益控制电路，被配置为偏置所述输出共源共栅晶体管和所述分流共源共栅晶体管以操作VGA，是从提供至少20dB的增益范围的多个增益设置中选择的增益设置。所述输出端子处的输出相位变化在增益范围内小于5度。 发明详述 [0021]以下对实施例的详细描述呈现了本发明的特定实施例的各种描述。然而，本发明可以以多种不同方式实施。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。而且，应该理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。 [0022]本文提供具有输出相位不变性的可变增益放大器(VGA)。在某些实施方案中，VGA包括增益晶体管，其放大从输入端子接收的RF输入信号以产生信号电流；输出共源共栅晶体管，其与输出端子和增益晶体管之间的第一负反馈电阻器串联电连接；分流共源共栅晶体管，其与在DC电压和增益晶体管之间的第二负反馈电阻器串联电连接；以及增益控制电路，其通过偏置输出共源共栅晶体管和分流共源共栅晶体管来控制VGA的增益设置，以控制相对于分流共源共栅晶体管流过输出共源共栅晶体管的信号电流的比例。 [0023]负反馈电阻器用于提供相位不变性，从而减少或消除VGA输出相位在增益设置上的差异。例如，包括负反馈电阻器在VGA的传递函数中引入零，其抵消了由共源共栅晶体管产生的极点。因此，传递函数零提供传递函数极的抵消以提供相位不变性。 [0024]在某些实施方式中，增益晶体管的偏置电流跨越增益设置基本恒定。通过以这种方式实现VGA，增益晶体管的输入阻抗基本上与增益设置无关，增益设置保持通过增益晶体管的相位延迟基本恒定。此外，通过在增益设置上提供基本恒定的偏置电流，输入阻抗匹配和/或输入回波损耗(S11)基本上与增益设置无关。 [0025]相反，传统的VGA存在许多缺点。例如，随着增益设置的改变，具有随增益设置而变化的偏置电流的VGA会受到输入阻抗变化和/或跨导变化的影响。这又可能导致输入回波损耗的变化和信号链中其他RF电路的不希望的负载。此外，某些VGA采用线性化技术实现，这些技术限制增益范围和/或导致更高功率和面积以实现期望的增益范围。 [0026]图1是包括可变增益放大器(VGA)的相控阵天线系统10的一个实施例的示意图。相控阵天线系统10包括数字处理电路1、数据转换电路2、通道处理电路3、RF前端5a、5b、...5n、以及天线6a、6b、.......6n。尽管示出了具有三个RF前端和三个天线的示例，但是相控阵天线系统10可以包括更多或更少的RF前端和/或更多或更少的天线，如椭圆所示。此外，在某些实施方式中，相控阵天线系统10用分开的天线实现，用于发送和接收信号。 [0027]相控阵天线系统10示出了电子系统的一个实施例，该电子系统可以包括根据本文的教导实现的一个或多个VGA。然而，这里公开的VGA可以用于各种电子设备中。相控阵天线系统在本文中也称为有源扫描电子控制阵列。 [0028]如图1所示，通道处理电路3分别通过RF前端5a、5b、...5n耦合到天线6a、6b、...6n。在该实施例中，通道处理电路3包括分离/组合电路7、频率上/下变换电路8、以及相位和幅度控制电路9。通道处理电路3提供由每个通信通道发送和从每个通信通道接收的RF信号的RF信号处理。在所示实施例中，每个通信通道与相应的RF前端和天线相关联。 [0029]继续参考图1，数字处理电路1产生数字发射数据，用于控制从天线6a、6b、...6n辐射的发射波束。数字处理电路1还处理表示接收波束的数字接收数据。在某些实施方式中，数字处理电路1包括一个或多个基带处理器。 [0030]如图1所示，数字处理电路1耦合到数据转换电路2，数据转换电路2包括数模转换器(DAC)电路，用于将数字发送数据转换成一个或多个基带发送信号，以及模数转换器(ADC)电路，用于将一个或多个基带接收信号转换为数字接收数据。 [0031]在该实施例中，频率上/下变换电路8提供从基带到RF的频率上移以及从RF到基带的频率降档。然而，其他实现也是可能的，例如相控阵天线系统10部分地以中频(IF)操作的配置。在某些实施方式中，分离/组合电路7提供对一个或多个频率上移的发射信号的分离，以产生适合于由RF前端5a、5b、...5n处理以及随后在天线6a、6b、...6n上的发射的RF信号。另外，分离/组合电路7组合通过天线6a、6b、...6n和RF前端5a、5b、...5n接收的RF信号，以产生用于数据转换电路2的一个或多个基带接收信号。 [0032]通道处理电路3还包括用于控制波束形成操作的相位和幅度控制电路9。例如，相位和幅度控制电路9控制经由天线6a、6b、...6n发送或接收的RF信号的幅度和相位，以提供波束成形。关于信号传输，从天线6a、6b、...6n辐射的RF信号波通过相长干涉和相消干涉而聚集，以共同产生具有特定方向的发射波束。关于信号接收，通道处理电路3通过在幅度缩放和相移之后组合从天线6a、6b、...6n接收的RF信号来产生接收波束。 [0033]相控阵天线系统用于各种各样的应用，包括但不限于移动通信、军事和国防系统和/或雷达技术。 [0034]如图1所示，RF前端5a、5b、...5n每个包括一个或多个VGA 11a、11b、......11n，它们用于缩放分别由天线6a、6b......6n发送或接收的RF信号的幅度。另外，RF前端5a、5b、...5n每个包括一个或多个移相器12a、12b、......12n，用于对RF信号进行相移。例如，在某些实现中，相位和幅度控制电路9产生用于控制由VGA 11a、11、......11n提供的增益量的增益控制信号和用于控制由移相器12a、12b、...12n提供的相移量的相位控制信号。 [0035]相控阵天线系统10用于产生包括指向所需通信方向的主瓣的发射波束或接收波束。相控阵天线系统10实现了在主瓣方向上增加的信噪比(SNR)。发射或接收波束还包括一个或多个旁瓣，其指向与主瓣不同的方向并且是不希望的。 [0036]相控阵天线系统10的波束方向的精度基于控制经由天线6a、6b、...6n传送的RF信号的相位的精度。例如，当一个或多个RF信号具有大的相位误差时，光束可能在不正确的方向上被破坏和/或指向。此外，波束旁瓣电平的大小或大小基于控制RF信号幅度的精度。 [0037]因此，希望严格控制由天线6a、6b、...6n传送的RF信号的相位和幅度，以提供稳健的波束形成操作。 [0038]通过根据本文的教导实现VGA 11a、11b、...11n，通过提供对RF信号的相位的更严格控制来增强相控阵天线系统10的波束形成操作。例如，VGA 11a、11b、...11n可以在不同的增益设置上表现出相位不变性，因此可以根据需要改变VGA的增益设置，而对输出相位几乎没有影响。因此，可控移相器12a、12b、......12n可以提供与RF信号的所需相移，基本上与VGA 11a、11b、...11n的所选增益设置无关。此外，这里的VGA以相对宽的增益范围和良好的增益步长特性工作，因此适合于在相控阵天线系统以及其他应用中提供增益控制。 [0039]图2A是包括VGA的前端系统30的一个实施例的示意图。前端系统30包括第一发送/接收(T/R)开关21、第二发送/接收开关22、接收路径VGA 23、发送路径VGA 24、接收路径可控移相器25、发射路径移相器26、低噪声放大器(LNA)27和功率放大器(PA)28。如图2A所示，前端系统30被描绘为耦合到天线20。 [0040]前端系统30可以包括在各种RF系统中，包括但不限于相控阵天线系统，例如图1的相控阵天线系统10。例如，前端系统30的多个实例可用于实现图1的RF前端5a、5b、...5n。在某些实施方式中，前端系统30的一个或多个实例制造在半导体管芯或芯片上。 [0041]如图2A所示，前端系统30包括用于控制提供给在天线20上接收的RF输入信号的放大量的接收路径VGA 23，以及用于控制提供给在天线20上发送的RF输出信号的放大量的发送路径VGA 24。VGA提供的增益控制可用于多种目的，包括但不限于补偿温度和/或工艺变化。而且，在波束成形应用中，VGA可以控制波束图案的旁瓣电平。 [0042]RF系统，例如图2A的前端系统30，可以包括一个或多个VGA，用于控制提供给沿发射路径和/或接收路径传播的RF信号的增益。尽管示出了包括VGA的RF系统的一个示例，但是本文的教导适用于以各种方式实现的RF系统。 [0043]随着VGA的增益设置改变，期望VGA从输入到输出具有基本恒定的相位延迟。在没有VGA的相位不变的情况下，从VGA输出的RF信号的相位可以不可预测地改变。 [0044]输出相位不变性在波束形成应用中尤为重要，例如相控阵天线系统。例如，图2A的前端系统30可以对应于相控阵天线系统的通道，并且可以包括RF系统的多个实例以用作波束成形的通道。另外，通过修改多个通道之间的相位差来控制这种相控阵天线系统中的发射波束或接收波束的方向，并且通过修改通道之间的幅度来调整旁瓣电平。 [0045]期望的是，在改变VGA增益的同时，相位延迟在给定频率处保持基本恒定，使得通道的相位由移相器设定。尽管可以使用校准来为由于增益控制引起的VGA相位变化提供一些补偿，但是这种校准方案可能是麻烦的和/或不能完全补偿相位变化。此外，过度的相位变化可能导致光束在不希望的方向上转向、不能形成光束、和/或不希望的光束旁瓣水平。 [0046]图2B是包括VGA的前端系统40的另一实施例的示意图。图2B的前端系统40类似于图2A的前端系统30，不同在于前端系统40省略第二发送/接收开关22。如图2B所示，前端系统40被描绘为耦合到接收天线31和发射天线32。 [0047]前端系统40用不同的天线操作以进行信号发送和接收。在描述的实施方案中，接收路径VGA 23控制提供给在接收天线31上接收的RF输入信号的放大量，并且发送路径VGA24控制提供给在第二天线32上发送的RF输出信号的放大量。 [0048]某些RF系统包括用于发送和接收信号的单独天线。 [0049]图3是根据一个实施例的VGA 100的示意图。VGA 100包括增益晶体管101、输出共源共栅晶体管103、分流共源共栅晶体管104、第一负反馈电阻器105、第二负反馈电阻器106、退化电感器107、输出匹配电感器108和增益控制电路109。 [0050]尽管示出了具有双极晶体管的实施方式，但是VGA 100也可以使用场效应晶体管(FET)或双极晶体管和FET的组合来实现。 [0051]增益晶体管101向RF输入信号(RF_IN)提供放大。另外，在增益晶体管101的集电极处产生的信号电流的一部分流过第一负反馈电阻器105和输出共源共栅晶体管103，以产生RF输出信号(RF_OUT)。 [0052]包括负反馈电阻器105-106在VGA 100的传递函数中引入零，其抵消了由共源共栅晶体管103-104产生的极点。特别地，传递函数零提供传递函数极的消除，从而补偿输出相位的变化。 [0053]如图3所示，增益控制电路109通过控制来自增益晶体管101的信号电流的比例来控制VGA 100的增益，该增益晶体管101相对于分流共源共栅晶体管104被引导到输出共源共栅晶体管103中。因此，输出共源共栅晶体管103和分流共源共栅晶体管104之间的偏置电压差控制VGA 100的增益。 [0054]由增益控制电路109提供的增益设置对应于从多个增益设置中选择的所选增益设置，所述多个增益设置向RF输入信号(RF_IN)提供不同的放大量。所选择的增益设置可以基于到增益控制电路的一个或多个模拟和/或数字控制信号(CTL)。在某些实施方式中，VGA100的一个或多个实例在半导体管芯或芯片上制造，该半导体管芯或芯片包括接收指示期望增益设置的数字数据的接口。另外，增益控制电路109处理数字数据以产生对应于期望增益设置的共源共栅晶体管103-104的偏置信号。 [0055]VGA 100相对于某些传统VGA具有许多优点，包括通过增益晶体管101的偏置电流跨越增益设置基本恒定。 [0056]通过在增益设置中保持偏置电流基本恒定，增益晶体管101的输入阻抗基本上与增益设置无关。这又导致通过增益晶体管101的基本恒定的相位延迟和基本相同的输入回波损耗(S₁₁)和输入阻抗匹配。此外，负反馈电阻器105-106有助于为不同的增益设置保持恒定的相移。 [0057]相反，传统的VGA可能存在许多缺点。例如，具有随增益设置而变化的偏置电流的VGA可能遭受输入阻抗变化(例如，双极晶体管的基极电容电容或C_π的变化)和/或跨增益设置的跨导变化。这又可能导致输入回波损耗的变化和信号链中其他RF电路的不希望的负载。此外，某些VGA采用线性化技术实现，例如增益晶体管的退化，这导致有限的增益范围和/或更高的功率和面积，以实现所需的增益控制范围。 [0058]可以基于各种因素来选择负反馈电阻器105-106的电阻，包括但不限于对可用电压净空的约束和/或流过共源共栅晶体管103-104的电流量。在一个实施例中，每个负反馈电阻器的电阻在约3欧姆和约20欧姆之间。 [0059]在本文的某些实施方式中，实现VGA 100以实现小于5度的输出相位变化，增益范围为20dB。附加地或替代地，在本文的一些实施方式中，VGA 100被实现为在20dB的增益范围内具有小于-10dB(或更具体地，小于-15dB)的输入回波损耗。 [0060]图4是根据另一实施例的VGA 120的示意图。除了图4的VGA 120示出了图3的增益控制电路109的具体实现之外，图4的VGA 120类似于图3的VGA 100。 [0061]特别地，图4的增益控制电路119包括电流DAC 112和预失真器电路111，用于为增益设置提供增强的线性度。包括预失真器电路111为VGA120提供相对于增益值相对均匀地间隔开的增益设置。 [0062]在所示实施例中，预失真器电路111包括比共源共栅晶体管103-104小k倍的预失真器晶体管113-114，以及比负反馈电阻器105-106大k倍的预失真器电阻器115-116。在一个示例中，晶体管113-114具有大约M的宽度，晶体管103-104具有大约k*M的宽度，电阻器115-116具有大约k*Rdeg的电阻，以及电阻器105-106具有约Rdeg的电阻。 [0063]k因子可以具有合适的值。在一个实施例中，k被选择在5到10的范围内。然而，k的其他值是可能的。例如，较高的k通过减小晶体管113-114的总电流来降低预失真器电路111的功耗，而较低的k实现了晶体管113-114和晶体管103-104之间更好的器件匹配。 [0064]DAC 112控制共源共栅晶体管的基极之间的电压差，从而提供增益控制。在所示实施例中，DAC 112以p位操作。在某些实现中，p被选择为4到10之间，例如7位。然而，DAC 112可以以任何合适数量的比特操作。 [0065]增益晶体管101用作电压-电流(V到I)级，这里也称为跨导(g_m)级。例如，增益晶体管101实现为共射极放大器级。在另一个实施例中，使用场效应晶体管，例如金属氧化物半导体(MOS)晶体管，并且共源放大器级用于提供V到I转换。 [0066]增益晶体管101的DC电流相对恒定。例如，在一个实施例中，增益晶体管101由电流镜布置使用参考电流偏置，该参考电流在VGA 120的增益设置之间基本恒定。在另一实施例中，增益晶体管101被基本偏置偏置，该基本偏置基本上独立于增益设置。 [0067]通过使用基本恒定的DC电流，增益晶体管101的跨导对于每个增益设置大致相同，从而在增益设置上保持输入阻抗和回波损耗基本恒定。 [0068]退化电感器107耦合到增益晶体管101的发射器。电感器107可以用于提供退化，从而线性化VGA 120的操作。附加地或替代地，电感器107用于实现实际输入阻抗，以便于匹配到50欧姆或另一个期望的系统阻抗。在另一实施例中，省略了电感器107。在另一个实施例中，使用负反馈电阻器或负反馈电阻器和负反馈电感器的组合来提供线性化。 [0069]如图4所示，增益晶体管101之后是一对共源共栅晶体管(输出共源共栅晶体管103和分流共源共栅晶体管104)，它们被设置为差分对。另外，输出共源共栅晶体管103连接到输出端子和匹配网络(在该实施例中实现为输出匹配电感器108)，而分流共源共栅晶体管104连接到电源电压。 [0070]通过改变一对共源共栅晶体管103-104的基极上的电压差(ΔV_BE)来执行VGA 120的增益控制操作。例如，当电流'I'流过增益晶体管101时，电流'xI'可以流过输出共源共栅晶体管103，并且电流'I-xI'可以流过分流共源共栅晶体管104，其中x在0和1之间变化。在一个示例中，通过将x的值限制为范围来设置VGA120的增益范围，例如，在0.2和0.9之间，其中值0.9表示高增益设置，值0.2表示低增益设置。但是，其他实现也是可能的。 [0071]在不包括负反馈电阻器105-106的情况下，输出共源共栅晶体管103和分流共源共栅晶体管104中的电流范围的不对称性导致输出相位方面的不期望的影响。例如，当电流从输出共源共栅晶体管103移位到分流共源共栅晶体管104或反之亦然时，两个晶体管(存在于晶体管的发射极处)的总C_π变化并且由于电流的不对称性而不对称。在没有补偿的情况下，从输入端子到输出端子的信号的相位随着增益的变化而变化。 [0072]在存在寄生效应(例如寄生基极电阻)的情况下，相位不变性会加剧。例如，任何基极电阻表现为双极晶体管的发射极中的电感，除了由于C_π中的不对称性引起的相移之外，这导致频率相关的相移。 [0073]通过包括负反馈电阻器105-106，减少或消除了跨越增益设置的相移量。例如，负反馈电阻器105-106通过用于对电容C_π进行去Q和/或通过引入极点来消除基极电阻的频率相关相移来抑制相移。负反馈电阻器105-106是显式电阻器，而不仅仅是双极晶体管103-104的寄生电阻。 [0074]在某些实施方式中，VGA120的增益范围主要取决于DAC 112的当前范围。例如，由于负反馈电阻器105-106仅被缩放，所以该对共源共栅晶体管103-104的线性度几乎对增益范围没有影响。因此，可以从VGA120的单级实现20dB或更大的增益范围，从而相对于包括串联的两个或更多个低增益级的实现方式降低功耗和面积。 [0075]在所示实施例中，缩放预失真器电路111的双极晶体管113-114的尺寸相对于双极晶体管103-104按比例缩小，这提供了降低电流消耗的益处。DAC 112可以实现所需的增益范围和分辨率。当通过接通输出共源共栅晶体管103将来自增益晶体管101的电流转向到输出端时实现最高增益，而当通过接通分流共源共栅晶体管104将来自增益晶体管101的电流转向到电源电压时实现最低增益。 [0076]可以以各种方式控制VGA120的增益设置。在某些实施方式中，数字控制数据由电流DAC通过诸如串行总线的接口接收。此外，当前DAC使用数字数据来选择特定的增益设置。 [0077]图5是根据另一实施例的VGA140的示意图。VGA140包括加权增益晶体管101a、101b、...101n、加权输出共源共栅晶体管103a、103b、...103n、加权分流共源共栅晶体管104a、104b、......104n、加权第一负反馈电阻器105a、105b、......105n、加权第二负反馈电阻器106a、106b、...106n、退化电感器107和输出匹配电感器108。 [0078]尽管包括三个增益晶体管、三对共源共栅晶体管和三对负反馈电阻器，但是可以包括更多或更少的组件，如椭圆所示。 [0079]在描述的实施方案中，使用以两个加权的功率实现的n个部分来实现VGA140。尽管示出了具有两个加权功率的示例，但是可以使用任何期望的加权方案。部分的数量n可以是任何合适的值。在一个示例中，n被选择在2和10的范围内。 [0080]如图5所示，基于来自加权输出共源共栅晶体管103a、103b、...103n的电流之和产生RF输出信号(RF_OUT)。另外，加权输出共源共栅晶体管103a、103b、...103n的偏置分别由第一组控制信号b1、b2、...bn控制，并且加权的分流共源共栅晶体管104a、104b、...104n的偏置分别由第二组控制信号b1'、b2'、...bn'控制。在某些实施方式中，增益控制电路(图5中未示出)产生第一和第二组控制信号，从而提供所需的增益设置。 [0081]在某些实施方式中，第一组控制信号b₁、b₂、…b_n和第二组控制信号b₁′、b₂′、…b_n′是数字信号，第二组控制信号b₁′、b₂′、…b_n′相对于第一组控制信号b₁、b₂、…b_n被逻辑反转。例如，每对共源共栅晶体管可以由互补控制位控制，从而引导电流通过一个晶体管或另一个晶体管。在其他实现中，第一组控制信号b₁、b₂、…b_n和第二组控制信号b₁′、b₂′、…b_n′是模拟信号。例如，电压差可以从一对到另一对变化，以实现期望的增益设置。 [0082]图6是根据另一实施例的VGA 150的示意图。除了VGA 150还包括偏置电路151之外，图6的VGA 150类似于图3的VGA 100。 [0083]偏置电路151包括电流镜晶体管152和提供电流I_REF的参考电流源154。在某些实施方式中，对过程变化补偿(例如，数字修整)电流I_REF。 [0084]VGA 150的增益晶体管101以偏置电流工作，该偏置电流在VGA 150的不同增益设置上基本恒定。以这种方式实现VGA 150导致增益晶体管101的输入阻抗基本上与增益设置无关，这反过来有助于通过增益晶体管101实现基本恒定的相位延迟，并保持输入阻抗匹配和输入回波损耗基本相同。 [0085]图7是根据另一实施例的VGA 160的示意图。VGA 160包括增益晶体管161、输出共源共栅晶体管163、分流共源共栅晶体管164、第一负反馈电阻器105、第二负反馈电阻器106、退化电感器107、输出匹配电感器108、增益控制电路109。 [0086]图7的VGA 160类似于图3的VGA 100，除了VGA 160用FET而不是双极晶体管实现。在某些实施方式中，FET对应于MOS晶体管。 [0087]图8是根据另一实施例的VGA 170的示意图。图8的VGA 170类似于图3的VGA 100，不同之处在于VGA 100还包括输入匹配电路171。输入匹配电路171可以包括各种组件，例如一个或多个电感器，一个或多个电容器和/或实现期望的输入匹配特性的一个或多个电阻器。另外，图8的VGA170包括输出匹配电路172，而不是包括输出匹配电感器108，输出匹配电路172可包括连接的一个或多个部件，以提供所需的输出阻抗匹配特性和/或负载线。例如，在某些实现中，输出匹配电路172包括一个或多个电感器、一个或多个电容器、和/或一个或多个被实现以实现期望的输出性能特性的电阻器。 [0088]图9-11示出了具有5位DAC并以硅工艺制造的图4的VGA 120的实现的各种测量结果。 [0089]图9是归一化增益与控制字的一个示例的图。该图包括27千兆赫(GHz)、29GHz和31GHz的增益与控制字的关系图。尽管跨频率的增益变化，但是图8的曲线图被归一化以示出增益范围特性。这些图基本上是重叠的，因此VGA在整个频率上表现出良好的增益范围特性。VGA还在增益设置中表现出良好的增益范围。 [0090]图10是输入回波损耗与频率的一个例子的曲线图。输入回波损耗是针对所有增益状态提供的，其中最低有效位(LSB)是固定的。如图10所示，VGA在频率和增益状态下表现出良好的输入回波损耗特性。在所示的示例中，VGA在20dB的增益范围内实现小于-15dB的输入回波损耗。 [0091]图11是归一化相移与归一化增益的一个示例的曲线图。该图包括归一化相移与27GHz、29GHz和31GHz归一化增益的关系图。如图11所示，VGA的增益范围为20dB时，VGA的变化小于5度。 [0092]尽管已经示出了性能结果的各种示例，但是仿真或测量结果可以基于各种因素而变化，例如仿真模型、仿真工具、仿真参数、测量条件、制造技术和/或实现细节。因此，其他结果也是可能的。 [0093]应用 [0094]采用上述方案的设备可以实现为各种电子设备。电子设备的示例包括但不限于RF通信系统、消费电子产品、电子测试设备、通信基础设施等。例如，一个或多个VGA可以包括在各种RF通信系统中，包括，但不限于雷达系统、基站、移动设备(例如，智能手机或手机)、相控阵天线系统、膝上型计算机、平板电脑和/或可穿戴电子设备。 [0095]这里的教导适用于在宽频率范围内操作的RF通信系统，不仅包括100MHz和7GHz之间的RF信号，还包括更高的频率，例如X波段(大约7GHz到12GHz)、K_u频段(约12GHz至18GHz)、K频段(约18GHz至27GHz)、K_a频段(约27GHz至40GHz)、V频段(约40GHz至75GHz)、和/或W波段(约75GHz至110GHz)的RF信号。因此，这里的教导适用于各种RF通信系统，包括微波通信系统。 [0096]这里由VGA放大的信号可以与各种通信标准相关联，包括但不限于全球移动通信系统(GSM)、GSM演进增强数据速率(EDGE)、码分多址(CDMA)、宽带CDMA(W-CDMA)、3G、长期演进(LTE)、4G和/或5G、以及其他专有和非专有通信标准。 [0097]结论 [0098]前面的描述可以将元件或特征称为“连接”或“耦合”在一起。如本文所用，除非另有明确说明，否则“连接”意味着一个元件/特征直接或间接地连接到另一个元件/特征，并且不一定是机械连接。同样地，除非另有明确说明，否则“耦合”意味着一个元件/特征直接或间接地耦合到另一个元件/特征，并且不一定是机械地耦合。因此，尽管图中所示的各种示意图描绘了元件和组件的示例性布置，但是在实际实施例中可以存在附加的中间元件、装置、特征或组件(假设所描绘的电路的功能不会受到不利影响)。 [0099]虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖设备、方法和系统可以以各种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对这里描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定布置呈现所公开的实施例，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分、组合和/或修改一些元件。这些元素中的每一个可以以各种不同的方式实现。可以组合上述各种实施例的元件和动作的任何合适组合以提供进一步的实施例。因此，仅通过参考所附权利要求来限定本发明的范围。 [0100]虽然这里提出的权利要求是单一依赖格式，但应该理解，任何权利要求可以取决于相同类型的任何前述权利要求，除非在技术上显然不可行。