技术领域 [0001]本发明涉及信号处理技术领域，尤其涉及数据流时钟信号的生成电路、方法、电子设备及存储介质。 背景技术 [0002]在视频信号传输的过程中，发送端需要和接收端进行时钟同步。接收端的时钟同步不是为了获得和发端完全相同的绝对时间，而是为了获得和接收到的数据对齐的时钟信息，以便能够从接收到的数据波形中正确恢复出数据。 [0003]然而在实际使用中，由于电路中电子元器件的灵敏度的限制，电路上不可能实现时钟相等，导致发送端和接收端的时钟不同步，使得在传输过程中可能出现视频数据丢失的问题。 发明内容 [0004]本发明提供数据流时钟信号的生成电路、方法、电子设备及存储介质，用以解决现有技术中时钟信号不同步导致视频数据丢失的问题。 [0005]本发明提供一种数据流时钟信号的生成电路，包括：锁相环模块和频率追踪模块；频率追踪模块，用于根据消隐区结束标志信号和水平同步信号生成频率调整信号；其中，消隐区结束标志信号是源装置发出的视频信号中根据消隐区结束标志在时间轴上出现的位置产生的脉冲信号；水平同步信号是根据数据流时钟信号生成的控制画面显示的时序格式信号组中的水平同步信号；锁相环模块，连接频率追踪模块，用于接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。 [0006]根据本发明提供的一种数据流时钟信号的生成电路，频率追踪模块用于接收追踪信号；在追踪信号的有效区域内，频率追踪模块将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，并根据比较结果，生成频率调整信号。 [0007]根据本发明提供的一种数据流时钟信号的生成电路，频率追踪模块包括鉴频鉴相器和调制器；调制器分别连接鉴频鉴相器和锁相环模块；鉴频鉴相器用于在追踪信号的有效区域内，将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，得到比较结果；调制器用于根据比较结果生成频率调整信号。 [0008]根据本发明提供的一种数据流时钟信号的生成电路，锁相环模块包括压控振荡器、环内鉴相器、第一计算模块和第二计算模块；第二计算模块连接频率追踪模块；第一计算模块连接环内鉴相器，第一计算模块用于接收链接时钟信号和第一参数，并将链接时钟信号除以第一参数的计算结果输入环内鉴相器；环内鉴相器的输出端连接压控振荡器，压控振荡器输出数据流时钟信号，并且将数据流时钟信号输入第二计算模块，第二计算模块将数据流时钟信号除以第二参数的计算结果输入环内鉴相器。 [0009]本发明还提供一种数据流时钟信号的生成方法，包括：根据消隐区结束标志信号和水平同步信号生成频率调整信号；其中，消隐区结束标志信号是源装置发出的视频信号中根据消隐区结束标志在时间轴上出现的位置产生的脉冲信号；水平同步信号是根据数据流时钟信号生成的控制画面显示的时序格式信号组中的水平同步信号；接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。 [0010]根据本发明提供的一种数据流时钟信号的生成方法，根据消隐区结束标志信号和水平同步信号生成频率调整信号，包括：接收追踪信号；在追踪信号的有效区域内，将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，并根据比较结果，生成频率调整信号。 [0011]根据本发明提供的一种数据流时钟信号的生成方法，根据比较结果，生成频率调整信号，包括：若在时间轴上第二位置后于第一位置，则生成第一指令，第一指令使得数据流时钟信号的频率加快；若在时间轴上第二位置早于第一位置，则生成第二指令，第二指令使得数据流时钟信号的频率减慢。 [0012]根据本发明提供的一种数据流时钟信号的生成方法，根据比较结果，生成频率调整信号，还包括：根据第一位置和第二位置确定偏差时间；根据偏差时间生成频率加速度指令；根据加速度指令确定数据流时钟信号的频率变化的加速度。 [0013]本发明还提供一种电子设备，包括上述任一种所述数据流时钟信号的生成电路。 [0014]本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述数据流时钟信号的生成电路方法。 [0015]本发明提供的数据流时钟信号的生成电路、方法、电子设备及存储介质，频率追踪模根据消隐区结束标志信号和水平同步信号生成频率调整信号；锁相环模块，连接频率追踪模块，接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。通过上述方式，本发明的数据流时钟信号的生成电路可以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等，再借助于缓存模块来缓冲频率上的动态漂移，让缓存模块中缓存的数据呈现一个上下波动，只要维持不发生上溢或者下溢即达成动态平衡，避免了导致数据丢失。 附图说明 [0016]为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0017]图1是本发明数据流时钟信号的生成电路一实施例的结构示意图； [0018]图2是本发明生成的数据流时钟信号一实施例的时序示意图； [0019]图3是本发明数据流时钟信号的生成方法一实施例的流程示意图。 具体实施方式 [0020]为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0021]本发明提供一种数据流时钟信号的生成电路，请参阅图1，图1是本发明数据流时钟信号的生成电路一实施例的结构示意图。在本实施例中，数据流时钟信号的生成电路包括：锁相环模块110和频率追踪模块120。锁相环模块110可以看作是生成初始的数据流时钟信号，频率跟踪模块120可以看作是对数据流时钟信号进行后续的追频。 [0022]频率追踪模块120，用于根据消隐区结束标志信号和水平同步信号生成频率调整信号。 [0023]其中，消隐区结束标志信号是源装置发出的视频信号中根据消隐区结束标志在时间轴上出现的位置产生的脉冲信号；水平同步信号是根据数据流时钟信号生成的控制画面显示的时序格式信号组中的水平同步信号。 [0024]在一些实施例中，频率追踪模块120用于接收追踪信号；在追踪信号的有效区域(如图2中追踪信号的高电平区域)内，频率追踪模块120将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，并根据比较结果，生成频率调整信号。 [0025]锁相环模块110，连接频率追踪模块，用于接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。 [0026]在显示设备接收视频信号并进行显示的过程中，源装置发送视频信号和链接时钟信号至显示IC区的接收端，接收端根据视频信号和链接时钟信号生成控制画面显示的时序格式信号组，并将控制画面显示的时序格式信号组发送至数据处理器，以使数据处理器根据时序格式信号组控制显示面板进行显示。 [0027]可选地，锁相环模块包括压控振荡器113、环内鉴相器112、第一计算模块111和第二计算模块114；第二计算模块114连接频率追踪模块120。 [0028]第一计算模块111连接环内鉴相器112，第一计算模块111用于接收链接时钟信号和第一参数，并将链接时钟信号除以第一参数的计算结果输入环内鉴相器112；环内鉴相器112的输出端连接压控振荡器113。 [0029]压控振荡器113输出数据流时钟信号，并且将数据流时钟信号输入第二计算模块114，第二计算模块114将数据流时钟信号除以第二参数的计算结果输入环内鉴相器112。 [0030]可选地，第一参数可以为Nvid参数；第二参数可以为Mvid参数。Mvid参数和Nvid参数可以通过MSA参数获得。 [0031]可选地，频率追踪模块120包括鉴频鉴相器121和调制器122；调制器122分别连接鉴频鉴相器121和锁相环模块110。 [0032]鉴频鉴相器121用于在追踪信号的有效区域内，将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，得到比较结果；调制器122用于根据比较结果生成频率调整信号。 [0033]本实施例的数据流时钟信号的生成电路可应用于动态改变帧刷新率的技术。例如，free-sync是一种可实现动态可变刷新率的技术。而free-sync是通过DP(DisplayPort)视频信号进行信号传输的。 [0034]动态改变帧刷新率技术包括视频内容的制作、运行中视频画面的渲染、和显示设备对视频画面的显示，这是一个产业链，链路上的所有设备都需要支持同规格下的动态可变刷新率技术。源装置通过读取显示设备的数据识别显示设备是否支持帧刷新率动态变化的能力，并跟显示设备进行握手，确定双方都支持后，源装置才会传输帧刷新率动态变化的信号格式。 [0035]控制画面显示的时序格式信号组中包括水平同步信号HS、垂直同步信号VS、数据有效信号(Data Enable，DEN)、像素信号和数据流时钟信号。其中像素信号包括R(Vr)、G(Yg)和B(Ub)等信号。 [0036]当确定视频信号中每帧的第一个消隐区结束标志BE到达时，将视频信号中的图片数据存储到缓存模块FIFO；响应于数据有效信号DEN的上升沿，图片数据再从缓存模块FIFO中读取。 [0037]频率跟踪模块的目的是追频的目的是为了让数据流时钟信号跟源装置原始的数据流时钟信号的频率几乎相等以避免缓存模块出现上溢或者下溢而丢失数据。为了实现该目的，可以保证原始的BE跟BE之间的时间周期跟参考数据流时钟信号重造的控制画面显示的时序格式信号组中的HS与HS之间的周期能够相等，也就是达到了目的。事实上，由于锁相环模块的压控振荡器的灵敏度限制，电路上不可能真的做到完全相等，但可以做到一个动态相等，也就是在一段时间内的平均周期相等，再借助于缓冲模块来缓冲频率上的动态漂移，让缓冲模块中缓存的数据呈现一个上下波动，只要维持不发生上溢或者下溢即达成动态平衡。 [0038]若水平同步信号HS的出现时间晚于消隐区结束标志BE的出现时间，则将数据流时钟信号的频率加快；若水平同步信号HS的出现时间早于消隐区结束标志BE的出现时间，则将数据流时钟信号的频率减慢。 [0039]综上，本实施例提供了一种数据流时钟信号的生成电路，包括频率追踪模块和锁相环模块，频率追踪模块可以根据消隐区结束标志信号和水平同步信号生成频率调整信号；锁相环模块可以根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，使得生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等，再借助于缓存模块来缓冲频率上的动态漂移，可以避免由于周期不相等导致的缓存器出现上溢或者下溢而导致数据丢失。 [0040]下面对本发明提供的数据流时钟信号的生成方法进行描述，下文描述的数据流时钟信号的生成方法与上文描述的数据流时钟信号的生成电路可相互对应参照。 [0041]本发明还提供一种数据流时钟信号的生成方法，请参阅图2-3，图2是本发明生成的数据流时钟信号一实施例的时序示意图，图3是本发明数据流时钟信号的生成方法一实施例的流程示意图。在本实施例中，数据流时钟信号的生成方法包括步骤S110～S120，各步骤具体如下： [0042]S110：根据消隐区结束标志信号和水平同步信号生成频率调整信号。 [0043]其中，消隐区结束标志信号是源装置发出的视频信号中根据消隐区结束标志在时间轴上出现的位置产生的脉冲信号；水平同步信号是根据数据流时钟信号生成的控制画面显示的时序格式信号组中的水平同步信号。 [0044]可选地，根据消隐区结束标志信号和水平同步信号生成频率调整信号的步骤，具体包括： [0045]接收追踪信号；在追踪信号的有效区域内，将消隐区结束标志信号在时间轴上出现脉冲的第一位置与水平同步信号在时间轴上出现脉冲的第二位置作比较，并根据比较结果，生成频率调整信号。 [0046]在一些实施例中，根据比较结果，生成频率调整信号的步骤，具体包括： [0047]若在时间轴上第二位置后于第一位置，则生成第一指令，第一指令使得数据流时钟信号的频率加快；若在时间轴上第二位置早于第一位置，则生成第二指令，第二指令使得数据流时钟信号的频率减慢。 [0048]S120：接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。 [0049]此外，在一些实施例中，根据比较结果，生成频率调整信号地步骤，具体还包括： [0050]根据第一位置和第二位置确定偏差时间；根据偏差时间生成频率加速度指令；根据加速度指令确定数据流时钟信号的频率变化的加速度。其中，数据流时钟信号的频率变化包括频率加快和频率减慢。 [0051]举个例子，若水平同步信号脉冲后于消隐区结束标志脉冲出现，表示数据流时钟信号偏慢，需要加速，频率跟踪模块的鉴频鉴相器通过量测得到两者之间的偏差时间用δ值(delta value)计数，并将比较结果送给调制器，调制器根据该控制信号结合δ值算出影响锁相环模块中压控振荡器改变频率的参数，并将新的参数发送至到锁相环模块，以使锁相环模块产生新的数据流时钟信号频率。 [0052]在图2中，水平同步信号脉冲HS’是基于水平同步信号HS和DIV参数获得的；消隐区结束标志脉冲BE’是基于消隐区结束标志号BE和DIV参数获得的。具体地，BE’＝BE/DIV；HS’＝HS/DIV。 [0053]可选地，比较结果可以包括频率加速度指令、第一指令和第二指令，其中，第一指令和第二指令可以通过“0”和“1”的方式表述。例如第一指令为立起Up＝1，down＝0的控制信号；第二指令为立起Up＝0，down＝1的控制信号，频率加速度指令可以用δ值表示。频率加速度指令可以配合第一指令和第二指令使用以控制数据流时钟信号的频率变化。 [0054]δ值可以有正数和负数。其中，在频率加速度指令配合第一指令使用时，数据流时钟信号的频率加快，δ值为大于0的正数；在频率加速度指令配合第二指令使用时，数据流时钟信号的频率减慢，δ值为小于0的负数。 [0055]并且δ值的绝对值与第一位置和第二位置的距离相关，当第一位置和第二位置的距离越大，δ值的绝对值越大，数据流时钟信号的频率调节速度越快；当第一位置和第二位置的距离越小，δ值的绝对值越小，数据流时钟信号的频率调节速度越慢。 [0056]当新产生的频率重造出的下一个水平同步信号HS跟下一个消隐区结束标志BE进行比较，继续用前述的方法得到锁相环模块是要加快还是放慢的新的参数，如此循环下去，就可以维持实际输出的水平同步信号HS的周期跟消隐区结束标志BE的周期为一个平均的动态平衡效果而达成重造的数据流时钟信号跟源装置原始的频率基本相等。 [0057]如图2所示，响应于追踪信号的上升沿，开始进行消隐区结束标志BE’信号和水平同步信号的对比，即将消隐区结束标志信号BE’在时间轴上出现脉冲的第一位置与水平同步信号HS’在时间轴上出现脉冲的第二位置作比较。可以看出，在第一个周期中，第二位置后于第一位置，则生成指令(Up＝1，down＝0，δ＝a)发送到调制器。 [0058]在第二个周期内，第二位置后于第一位置，则生成指令(Up＝1，down＝0，δ＝b)发送到调制器；其中a＞b。 [0059]在第三个周期内，第二位置早于第一位置，则生成指令(Up＝0，down＝1，δ＝-c)发送到调制器。之后，追踪信号为低电平，因此停止进行消隐区结束标志BE’信号和水平同步信号HS’的对比。 [0060]直至响应于下一个追踪信号的上升沿，开始进行消隐区结束标志BE’信号和水平同步信号HS’的对比。在第四个周期内，第二位置早于第一位置，则生成指令(Up＝0，down＝1，δ＝-d)发送到调制器。其中，c＜d。 [0061]在第五个周期内，第二位置和第一位置相等，则生成指令(Up＝0，down＝0，δ＝0)发送到调制器。 [0062]综上，本实施例提供了一种数据流时钟信号的生成方法，根据消隐区结束标志信号和水平同步信号生成频率调整信号；接收链接时钟信号和频率调整信号，根据链接时钟信号生成数据流时钟信号，并根据频率调整信号对数据流时钟信号的频率进行调整，以使生成的数据流时钟信号与发送视频信号的源装置的初始数据流时钟信号动态相等。其中，可以将第一指令、第二指令和频率加速度指令作为频率调整信号对数据流时钟信号的频率进行调整，以实现频率的精细调节，保证时钟信号同步，防止视频数据丢失。 [0063]本发明还提供一种电子设备，在本实施例中，电子设备可以包括上述任一种所述数据流时钟信号的生成电路。其步骤和原理在上述方法已详细介绍，在此不再赘述。 [0064]另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的数据流时钟信号的生成方法，其步骤和原理在上述方法已详细介绍，在此不再赘述。 [0065]以上所描述的电路实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。 [0066]通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。 [0067]最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。