本发明公开了一种基于FPGA纳秒时间戳的高速数据包采集系统及方法，所述系统通过FPGA实现，包括以太网接收解析模块、延迟模块、基线时间模块、时钟模块、时间戳添加模块、FIFO、DDR和DMA；以太网接收解析模块，用于对以太网数据接收和协议解析；延迟模块，用于延迟解析后的数据包；基线时间模块，用于获取当前的网络时间，精确到纳秒，作为系统基线时间；时钟模块，用于实现纳秒级相对时间戳的计时；时间戳添加模块，用于将基线时间和相对时间戳相加获得的时间戳加入到数据包上；FIFO，用于对加入时间戳的数据包进行时钟域和数据宽度转换，使用AXI4总线的突发模式将数据高速传输至DDR；DMA，用于将DDR中加入时间戳的数据包以DMA的方式发送至服务器。