1.一种开关电路，其特征在于，包括开关模块，
所述开关模块包括级联的第一晶体管和第二晶体管，所述第一晶体管的源极或发射极用于连接电源，漏极或者集电极与所述第二晶体管的源极或者发射极相连接；
所述第一晶体管关闭及开启过程中时，提供第一偏置信号至所述第二晶体管的栅极或者基极，以限制所述第一晶体管的漏极或集电极的电压；
所述第一晶体管开启后，提供第二偏置信号至所述第二晶体管的栅极或者基极，以使所述第二晶体管工作在线性区或饱和区。
2.根据权利要求1所述的开关电路，其特征在于，所述第二晶体管为P型晶体管时，所述第一偏置信号大于所述第二偏置信号；所述第二晶体管为N型晶体管时，所述第一偏置信号小于所述第二偏置信号。
3.根据权利要求1所述的开关电路，其特征在于，所述第一晶体管开启后，为所述第一晶体管的栅极或者基极提供第三偏置信号，以使所述第一晶体管保持工作在线性区或饱和区。
4.根据权利要求3所述的开关电路，其特征在于，所述第三偏置信号与所述第二偏置信号相同。
5.根据权利要求1至4任一项所述的开关电路，其特征在于，所述开关电路还包括第一电流镜和/或第二电流镜，其中：
所述第一电流镜，分别与所述电源和所述开关模块的输入端连接，用于为所述开关模块提供电流输入；
所述第二电流镜，与所述开关模块的输出端连接，用于输出偏置电流。
6.根据权利要求3所述的开关电路，其特征在于，所述开关模块还包括与所述第二晶体管的栅极或基极连接的第一支路、第二支路，
所述第二晶体管的栅极或基级连接至所述第一支路时，所述第二晶体管的栅极或基极获取所述第一偏置信号；
所述第二晶体管的栅极或基极连接至所述第二支路时，所述第二晶体管的栅极或基极获取所述第二偏置信号。
7.根据权利要求6所述的开关电路，其特征在于，所述第一支路包括串接于所述第一支路中的第二开关，所述第二支路包括串接于所述第二支路中的第四开关；
所述第二开关闭合且所述第四开关断开时，所述第二晶体管的栅极或基极获取所述第一偏置信号；
所述第二开关断开且所述第四开关闭合时，所述第二晶体管的栅极或基极获取所述第二偏置信号。
8.根据权利要求1所述的开关电路，其特征在于，
所述开关模块还包括与所述第一晶体管的基极或栅极连接的第三支路和第四支路，
所述第一晶体管的栅极或基级连接至所述第三支路时，所述第一晶体管的栅极或基极获取所述第三偏置信号；
所述第一晶体管的栅极或基极连接至所述第四支路时，所述第一晶体管的栅极或基极获取第四偏置信号。
9.根据权利要求8所述的开关电路，其特征在于，所述第三支路包括串接于所述第三支路中的第三开关，所述第四支路包括串接于所述第四支路中的第一开关；
所述第一开关闭合且所述第三开关断开时，所述第一晶体管的栅极或基极获取所述第四偏置信号；
所述第一开关断开且所述第三开关闭合时，所述第一晶体管的栅极或基极获取所述第三偏置信号。
10.根据权利要求6所述的开关电路，其特征在于，还包括：控制切换支路的控制电路；
及/或还包括与所述开关模块连接的检测电路，用于检测所述开关模块的输出端的工作电压，以使所述控制电路根据所述工作电压切换所述开关模块的支路。
11.根据权利要求9所述的开关电路，其特征在于，所述开关模块还包括位于所述第一支路内的电平移位电路：
所述电平移位电路通过所述第一开关与所述第一晶体管的栅极或基极连接，用于在所述第一晶体管关闭时，为所述第一晶体管的栅极或基极提供所述第四偏置信号，还用于在所述第一晶体管开启时，为所述第一晶体管的栅极或基极提供第五偏置信号；所述第五偏置信号低于所述第四偏置信号。
12.根据权利要求11所述的开关电路，其特征在于，所述第四偏置信号为电源电压，所述第五偏置信号与所述第一偏置信号相同。
13.根据权利要求7所述的开关电路，其特征在于，所述第四偏置信号为电源电压，所述第五偏置信号随开启时间缓慢下降。
14.根据权利要求1所述的开关电路，其特征在于，所述开关模块还包括与所述第一晶体管的栅极或基极连接的第一偏置电路、第二偏置电路和第三偏置电路，
所述第一偏置电路，用于为所述第一晶体管提供所述第一偏置信号；
所述第二偏置电路，用于获取所述第一偏置信号并控制所述第三偏置电路的状态；
所述第三偏置电路，用于为所述第一晶体管提供电源电压或所述第二偏置信号。
15.根据权利要求1所述的开关电路，其特征在于，所述开关模块还包括与所述第一晶体管的基极或栅极连接的第一偏置电路和延迟模块，
所述第三偏置电路用于为所述第一晶体管提供所述第一偏置信号；
所述延迟模块用于控制所述第一晶体管的栅极电压或基极电压从电源电压缓慢变化到所述第二偏置信号对应的电压。
16.根据权利要求15所述的开关电路，其特征在于，所述延迟模块包括第一电阻与寄生电容。
